Missions Xilinx Virtex : Postulez aux dernières offres mises en ligne

Je dépose une mission gratuitement
Je dépose mon CV

Les dernières missions Xilinx Virtex à pourvoir

Expert ALCATEL OXE

PABX Alcatel OXE
11/05/2026
35 - RENNES
12 mois
Voir la mission

Chef de Projet Technique Réseau & Infrastructure

LAN Routeurs ITIL Load Balancer
ASAP
33 - BORDEAUX
9 mois
Voir la mission

Administrateur Réseaux & Wi-Fi H/F

Cisco Alcatel OXE Aruba
ASAP
29 - PLOUDANIEL
24 mois
Voir la mission

Ingénieur Réseaux LAN / WAN

LAN WAN SD-WAN Routeurs Python
ASAP
44 - Saint Herblain
9 mois
Voir la mission

Architecte Système & Réseaux

Routeurs SAN VoIP Datacenter Proxy
ASAP
91 - LES ULIS
86 mois
Voir la mission

Analyste SOC N3 (Casablanca)

SIEM pfSense OpenStack Ansible
ASAP
Casablanca (Maroc)
3 mois
Voir la mission

Expert OPENSHIFT ET RESEAU DATACENTER (Double compétence obligatoirement)

Cisco Datacenter Cisco Catalyst Red Hat OpenShift
ASAP
78 - MONTIGNY-LE-BRETONNEUX
12 mois
Voir la mission

PMO Projet Expérimenté ou Sénior

PMO (Project Management Office) Routeurs VLAN
ASAP
75 - PARIS
12 mois
Voir la mission

Ingénieur Réseau CISCO ACI Confirmé

LAN WAN Routeurs Cisco ACI
ASAP
77 - NOISIEL
12 mois
Voir la mission

Expert ALCATEL OXE

Alcatel OXE
ASAP
75013 Paris
6 mois
Voir la mission
Je trouve ma mission Xilinx Virtex
Vous êtes freelance ?
Sécurisez votre activité grâce au portage salarial !

Aperçu des missions de Cayetano,
freelance XILINX VIRTEX habitant ?

FPGA, CIEMAT, Madrid
Concepteur senior
juin 2008 - 2011
Concepteur senior FPGA, CNRS-IPHC, Strasbourg, Groupe Caractérisation Capteurs CMOS
• Développement du code embarqué nécessaire au traitement en ligne des informations en provenance des pixels

• Implémentation d𠆚lgorithmes spécifiques de traitement d’image sur des signaux issus des capteurs analogiques (matrices de pixels capables de délivrer des centaines d’images par seconde). Réduction et simplification de la quantité de données en entrée aux informations les plus relevantes (hit pixels, temps)

• Réalisation du traitement d’un flux de données série rapide (100 MHz.), en provenance de la nouvelle génération de capteurs digitaux (des milliers d’images par seconde). A l𠆚ppui de la solution COTS FlexRio (LabView FPGA), basée sur un FPGA Virtex V et du standard PXIe, implémentation de la lecture de données en DMA vers le PC hôte à travers d’une interface DDR2. Développement du logiciel de contrôle (GUI) sous Matlab: interface API en C vers le matériel et pile TCP/IP java vers le collecteur de données

Ingénieur en développement d'instrumentation
Groupe Technique de Physique Nucléaire
2002 - 2007
,numérique, (CNRS-IPHC, Strasbourg),
• Responsable de la programmation d’un FPGA (Xilinx Virtex II / Pro) en VHDL, dans le cadre du développement d'un système d'acquisition et traitement de données en ligne à faible temps mort et très haut taux de comptage. Conception, simulation et implémentation de fonctions de traitement du signal -filtrage numérique- embarquées et communication PC via une interface rapide USB2 / Picoblaze

• Participation à la simulation du signal induit sur des détecteurs gamma segmentés HPGe de nouvelle génération à l𠆚ide de Matlab. Le logiciel est utilisé comme référence au sein de la collaboration européenne AGATA

Stage de fin d’études,
(ALCATEL, Madrid)
2000 - 2001
• Simulation en Matlab du comportement d’un réseau LMDS (local-multipoint distribution service)

Voir le profil complet de ce freelance