Missions Xilinx Virtex : Trouvez votre prochaine mission freelance

Je dépose une mission gratuitement
Je dépose mon CV

Les dernières missions Xilinx Virtex à pourvoir

Ingénieur Réseau Datacenter

Cisco Nexus OSPF Arista
15/09/2026
94 - Charenton le Pont
12 mois
Voir la mission

Expert ALCATEL OXE

PABX Alcatel OXE
ASAP
35 - RENNES
12 mois
Voir la mission

Technicien Bonneville / 6 mois

Routeurs Active Directory Windows MS Office 365 Mac
ASAP
74 - BONNEVILLE
6 mois
Voir la mission

Chef de Projet Technique Réseau & Infrastructure

LAN Routeurs ITIL Load Balancer
ASAP
33 - BORDEAUX
9 mois
Voir la mission

Chef de projet réseaux

LAN Routeurs WAN
ASAP
31 - TOULOUSE et remote
3 mois
Voir la mission

Ingénieur Réseaux LAN / WAN

LAN WAN SD-WAN Routeurs Python
ASAP
44 - Saint Herblain
9 mois
Voir la mission

Architecte Système & Réseaux

Routeurs SAN VoIP Datacenter Proxy
ASAP
91 - LES ULIS
86 mois
Voir la mission

Administrateur Réseaux & Wi-Fi H/F

Cisco Alcatel OXE Aruba
ASAP
29 - PLOUDANIEL
24 mois
Voir la mission

Analyste SOC N3 (Casablanca)

SIEM pfSense OpenStack Ansible
ASAP
Casablanca (Maroc)
3 mois
Voir la mission

Expert OPENSHIFT ET RESEAU DATACENTER (Double compétence obligatoirement)

Cisco Datacenter Cisco Catalyst Red Hat OpenShift
ASAP
78 - MONTIGNY-LE-BRETONNEUX
12 mois
Voir la mission
Je trouve ma mission Xilinx Virtex
Vous êtes freelance ?
Sécurisez votre activité grâce au portage salarial !

Aperçu des emplois de Cayetano,
freelance XILINX VIRTEX habitant ?

FPGA, CIEMAT, Madrid
Concepteur senior
juin 2008 - 2011
Concepteur senior FPGA, CNRS-IPHC, Strasbourg, Groupe Caractérisation Capteurs CMOS
&#x2022 Développement du code embarqué nécessaire au traitement en ligne des informations en provenance des pixels

&#x2022 Implémentation d&#x2019algorithmes spécifiques de traitement d&#x2019image sur des signaux issus des capteurs analogiques (matrices de pixels capables de délivrer des centaines d&#x2019images par seconde). Réduction et simplification de la quantité de données en entrée aux informations les plus relevantes (hit pixels, temps)

&#x2022 Réalisation du traitement d&#x2019un flux de données série rapide (100 MHz.), en provenance de la nouvelle génération de capteurs digitaux (des milliers d&#x2019images par seconde). A l&#x2019appui de la solution COTS FlexRio (LabView FPGA), basée sur un FPGA Virtex V et du standard PXIe, implémentation de la lecture de données en DMA vers le PC hôte à travers d&#x2019une interface DDR2. Développement du logiciel de contrôle (GUI) sous Matlab: interface API en C vers le matériel et pile TCP/IP java vers le collecteur de données

Ingénieur en développement d'instrumentation
Groupe Technique de Physique Nucléaire
2002 - 2007
,numérique, (CNRS-IPHC, Strasbourg),
&#x2022 Responsable de la programmation d&#x2019un FPGA (Xilinx Virtex II / Pro) en VHDL, dans le cadre du développement d'un système d'acquisition et traitement de données en ligne à faible temps mort et très haut taux de comptage. Conception, simulation et implémentation de fonctions de traitement du signal -filtrage numérique- embarquées et communication PC via une interface rapide USB2 / Picoblaze

&#x2022 Participation à la simulation du signal induit sur des détecteurs gamma segmentés HPGe de nouvelle génération à l&#x2019aide de Matlab. Le logiciel est utilisé comme référence au sein de la collaboration européenne AGATA

Stage de fin d&#x2019études,
(ALCATEL, Madrid)
2000 - 2001
&#x2022 Simulation en Matlab du comportement d&#x2019un réseau LMDS (local-multipoint distribution service)

Voir le profil complet de ce freelance