XILINX VIRTEX

Freelances

Vous êtes freelance XILINX VIRTEX et vous recherchez une mission ? Rejoignez 104.203 autres freelances partout en France.

Déposez votre CV

Déjà inscrit ? Consultez nos offres de mission.

Entreprises 01 80 88 59 00

Déposez une offre et trouvez un freelance XILINX VIRTEX (gratuit)

Portage salarial

Pas immatriculé ? Effectuez vos missions freelance avec SPG, la société de portage salarial des informaticiens.

Recevoir un dossier Simulation en ligne
Nos derniers

freelances ayant la compétence XILINX VIRTEX sur leur CV

Exemple de missions de Joël, freelance XILINX VIRTEX habitant la Haute-Garonne (31)

Depuis août 2011 Detracom
Ingénieur électronicien
Développement d’un système radio numérique basé sur un FPGA Xilinx Spartan6
Mise en place des modulateurs/démodulateurs et filtrages numériques
Contrôle des interfaces Ethernet, RS232 et codec audio.

Juin – Juillet 2011 CassidianTest et Services(EADS)
Ingénieur électronicien
Développement et correction d’une application VHDL pour testeurs d’équipements avioniques.
Machine d’état d’arbitrage d’un accès Ram entre processeurs 68020, 68000 et bus VXI.
FPGA Xilinx xc3s1500-4fg676
Chaine de développement Xilinx ISE 7.1i,
Simulation ModelSim XE III/Starter 6.0d

Juin 2010 - Novembre 2010 Majorcom
Ingénieur électronicien
Participation au développement d’un système de traitement numérique de signal audio.
Interface audio-numérique de type I2S sur réseau EtherSound, protocole audio pour Ethernet
Partie analogique :
Conception et mise au point du préamplificateur de l’étage précédant la conversion analogique numérique
Saisie de schéma sous Orcad.

Partie numérique :
Développement des couches basses d’interface, en langage C, pour protocoles SPI, I2C, CAN, I2S
Processeur 32 bits STM32F103. (ARM-based 32-bit MCU)
Système de développement: Ride 7 de Raisonance

1994- 2009 Hi-stor Technologies (Colomiers 31)
2006-2008 Responsable projet de la partie séquenceur d’écriture d’un système automatisé de servowriter de bande magnétique, destiné à un client Japonais, TDK. (format bande magnétique LTO)
Carte électronique articulée autour d'un FPGA Xilinx Spartan xc3s500efg320-4 embarquant un processeur Microblaze, réalisant un système contrôle commande de type SoC (System on Chip).
Encodeur de donnée et séquenceur d’écriture codé en VHDL.
Firmware codé en Langage C gérant :
Chargement et déchargement de la cartouche, la vitesse de bande
Interface circuit horloge temps réel liaison I2C
Interface homme-machine par liaison série RS232.
Environnement de développement ISE WebPACK Software et ModelSim XE-III (Xilinx edition)
Ampli de courant pour la tête d’écriture.
Développement carte de lecture analogique pour tête de lecture magnéto-résistive.

2003-2005 En charge de définition d’algorithme de surveillance de qualité de sauvegarde sur bande.
Dérouleurs de bandes magnétiques accessibles par l'interface SCSI ou Fibre Channel.
Logiciel développé en langage C, Java, et Mysql pour
accéder au drive et remonter les statistiques d’erreur.
stocker les informations en base de donnée et les analyser.
gérer l’interface graphique présentant les résultats.
Développement de test en Shell Script
Plate-forme Windows et Unix.

2001-2003 Responsable du formateur écriture d'un démonstrateur d'enregistrement magnétique multipiste.
Spécification du format d’enregistrement avec le client final, Tandberg (Suède)
Carte d'écriture pour 32 canaux, autour d'un FPGA Xilinx Virtex xcv100 pq240-6 pour
encoder les données à écrire
piloter les ASICs d'écriture par bus SPI.
Carte de lecture 32 canaux, autour d'un Xilinx Virtex xcV800 BG560-4, pour
filtrage numérique des 32 convertisseurs A/D 8 bits.
générer un contrôle de CAG pour les ASICs de lecture pilotés par bus SPI.
générer un signal d’erreur de position pour l'actuateur de suivi de piste.
Développement et test FPGA en VHDL sur environnement Xilinx Foundation et Model Sim

1999-2001 Chef de projet de développement d'un système de sauvegarde basée sur un réseau de disques.
Carte réalisée autour d'un FPGA Spartan Xilinx xc2s15 tq144 –6 et d'un ASIC de conversion de bus SCSI/ATA pour
décoder la commande SCSI de sélection du disque.
activer le relais d’alimentation.
activer le commutateur de bus concerné (74CBT32245 32-BIT FET Bus Switch).
contrôler les leds d'activité et d'erreur.
Développement et test FPGA en VHDL sur environnement Xilinx Foundation et Model Sim
Coordination avec fournisseur Taiwanais de l'Asic de conversion pour modifications du firmware du 8051 embarqué.
Coordination avec service mécanique client final Quantum (USA).

1999 Développement d'un système de formatage de disquette
En langage C, codage et mise au point des fonctions
d’encodage de donnée au format RLL 1,6
de détection et de correction d'erreurs (CRC et Reed Solomon).
Collaboration avec l’université de Toulouse pour expertise sur les codes.
Implantation de ces fonctions dans un FPGA Virtex Xilinx xcv100 pq240-6.
Développement en VHDL sur Xilinx Foundation.

1998-1999 Assistance technique auprès de Quantum, dans la caractérisation de moteurs brushless.
Analyse des spécifications données aux fournisseurs de moteurs de dérouleur de bande.
Développement d’un banc de test et mesure de couple pour s’assurer que les spécifications préviennent toute altération des bandes magnétiques: élongation, dégradation des bords, rupture...

1994-1998 Responsable de la partie format d’un démonstrateur d’enregistrement magnéto-optique sur bande, destiné à Quantum, fabricant américain d’enregistreur.
Reprise d’un développement basée sur un brevet Thomson :
écriture matricielle, lecture par effet Kerr
Développement de la chaîne d'écriture, pour le codage, l'enregistrement des numéros de pistes, transcodage 8/10
les circuits de randomization
le pilotage d'un ASIC de correction d'erreur AHA,
la commande de la tête matricielle.
Développement de la chaîne de lecture, pour filtrage numérique, détection, correction d’erreurs.
calcul de diaphonie pour suivi de piste.
pilotage CCD.
Chaîne écriture et lecture développé sur FPGAs Xilinx 4000 en schématique.
Gestion de mouvement de bande, par microcontrôleur Siemens C167 en langage C.

1979-1994 DDF Pertec (Cholet 49)

1992-1994 Chef de projet de développement d'un émulateur de disque, par plan mémoire et sauvegarde.
Conception à base de composants programmables CPLD,
piloté par microprocesseur 68HC11, langage C

1990-1992 Responsable développement d’un cache mémoire pour lecteur de bande magnétique
Conception à base d'ASICs, gérés par microprocesseur 6809.
Déplacement support technique (Europe, Taïwan, Corée)

1988-1990 Responsable du développement d’un enregistreur sur bande magnétique, de type « streamer ».
Logique à base de composants programmables gérés par microprocesseur 6809.
Déplacements aux USA pour suivi du développement de la carte et formation.

1985-1988 Chef de projet du développement d’un formateur externe pour central téléphonique
Logique à base de composants programmables, FPGA, et gestion par microprocesseurs 6802
Gestion interface SCSI, (ASIC fournisseur UK).

1981-1985 Responsabilité du système de contrôle électronique d’un dérouleur de bandes magnétiques de type « start/stop », destiné aux centraux téléphoniques.
gestion des mouvements de bande par microprocesseur 6802, langage assembleur.

1979-1981 Responsable industrialisation et test de disques magnétiques à têtes fixes, dans le cadre d’un lancement d’une unité de production par la société-mère américaine (DDC Pertec).

1977-1979 CAP GEMINI SOGETI (Vélizy 78)
Mission chez CIT ALCATEL, programmes de diagnostiques de panne sur centraux téléphoniques.

Voir le profil complet de ce freelance