CV VHDL : Les nouveaux consultants dispos

Aperçu des emplois de Mehdi,
freelance VHDL résidant dans l'Isère (38)

• Ingénieur Vérification Intégration

  STEricsson (Grenoble)
  Jan 2012 - aujourd'hui

  Ingénieur Vérification Intégration
  Circuit 8680 : Multimedia SoC and integrated LTE for Smartphones ST-ERICSSON
  - Développement des tests d’intégrations et systèmes pour le sous-système USB3
  - Amélioration de la structure du TB.

  Environnement technique : QuestaSim, Clearcase, VHDL, Verilog, C.

• Verification Team Leader

  EASII-IC (Grenoble)
  Jan 2012 - Jan 2012

  Circuit s855 : 3Mpixel Imager for Nokia mobile phones
  - Définition de plan de vérification et implémentation de nouveaux tests.
  - Vérification fonctionnelle/Intégration des IPs selon le standard SMIA++
  - Exécution et debug des tests RTL/Gate/DFT/FPGA.
  - Modélisation et simulation mixte.
  - Management technique et humain de 4 personnes.

• Ingénieur Vérification numérique – Leader technique

  STEricsson (Grenoble)
  Jan 2011 - Jan 2012

  Circuit 9600 : SoC pour les smartphones 4G ST-ERICSSON - Protytapage FPGA
  - Compilation et Elaboration du chip et adapter les IPs pour le prototypage FPGA.
  - Mise en route du circuit et debug de la liste de regression.
  - Feedback sur le design et amélioration de la qualité du code HW/SW.
  - Management technique du projet.

  Environnement technique : 2/3 QuestaSim, Clearcase, VHDL, Verilog, C.

• Ingénieur Vérification numérique

  STEricsson (Grenoble)
  Jan 2011 - Jan 2011

  Circuit 9600 : SoC pour les smartphones 4G ST-ERICSSON
  - Développement des tests de vérification d’intégration des blocs SPI, UART, Muti-Timer, IrDA et IRRC.
  - Participation au développement de TestBench Verilog générique et modulaire.
  - Support des équipes vérification sur de nouveaux projets dans l’utilisation du testeur USB 2.0

  Environnement technique : QuestaSim, NCsim, Clearcase, VHDL, Verilog, C.

• Ingénieur Vérification numérique

  STEricsson (Grenoble)
  Jan 2010 - Jan 2010

  Circuit 7600 : SoC pour la téléphonie 4G ST-ERICSSON
  - Développement des tests de vérification d’intégration du CPU ARM Cortex A11, USB, DMA, contrôleur
  mémoires statiques et UART.
  - Amélioration de la structure du TestBench Verilog et du flow de génération des testers.
  - Spécification du plan de vérification d’une nouvelle IP USB 2.0 OTG.
  - Développement d’un testeur USB Denali en Verilog et de l’application SW de setup.
  - Support équipe intégration dans la résolution des bugs RTL et validation des patchs.

  Environnement technique : QuestaSim, NCsim, Clearcase, VHDL, Verilog, C.

• Circuit M700 : SoC pour la communication 4G ST-ERICSSON
  Jan 2008 - Jan 2010

  communication 4G ST-ERICSSON
  (19 mois)
  - Développement et mise à jour des tests registres et fonctionnelles pour le bloc de DEBUG, BUS AXI,
  Contrôleur mémoire statique à base d’IP ARM PL35x, du bloc de sécurité HAM et des Fuses.
  - Tracking des bugs Software et Hardware.
  - Support des équipes intégration et Timing Analysis pour la production des scenarios ciblés de tests.
  - Production et mise à jour du TestBench Verilog.
  - Participation aux simulations Gate-level en développant des tests pour le bloc du DEBUG.