Freelance FPGA : nos nouveaux consultants ayant déposé leur CV

Déposez votre CV ou Déposez une mission gratuitement
Nos derniers

freelances FPGA

Nos dernières

offres de missions FPGA

Les freelances maîtrisant

FPGA

ont aussi postulé à

Résumé de missions de Youssouf, freelance FPGA résidant dans l'Ille-et-Vilaine (35)

EXPERIENCES PROFESSIONNELLES
FAIVELEY - Tours Juin 2018 – Fin prévue Novembre 2019
Intitulé de l’intervention : Activité documentaire pour mettre à niveau l'ensemble du cycle de développement d'un
FPGA selon le standard IEEE Std.
Réalisations :
✓ Reverse engineering
✓ Ecriture de spécification
✓ Ecriture de procédure de test
✓ Mise en place d’un test Bench pour automatiser les tests
✓ Description détaillée du code FPGA
✓ Matrice de traçabilité avec Reqtify
Environnements techniques :
FPGA MICROSEMI Libero
✓ Modelsim 10.5c
✓ Synplify Pro
✓ Libero
Microchip - Nantes Janvier 2018 – Avril 2018
Intitulé de l’intervention : IP Engineer Verification
Réalisations :
✓ Faire des tests d’intégration d’IP
✓ Ecriture d’un plan de test avec Freeplane(Mind Map) à partir de la datasheet de l’IP.
✓ Ecriture de testbench en C et System Verilog
Environnements techniques :
✓ Architecture Microcontroller using the new 32-bit ARM® Cortex®-M33 processor
✓ Matrice AHB centralisée permettant des accès parallèles de n'importe quel maître à n'importe quel esclave
✓ Langage C et System Verilog
✓ Visualizer (10.7)
✓ Environnement Unix
✓ Git
✓ Méthodologie Agile
Thalès Avionics - Chatellerault Juin 2016 – Décembre 2017
Intitulé de l’intervention : Mettre en place une stratégie de vérification suivant le Standard DO 254 DAL B d’un des
trois composants numériques du module IESI V3.
L’IESI V3 qui est un instrument de cockpit d'avion. Son but est de montrer au pilote une grande partie des données
de vol en cas de défaillance de l'instrument primaire. Les fonctions principales sont les suivantes :
Youssouf SAMATÉ
Page 4 sur 14
✓ Acquisition de l'accélération et de la position angulaire sur l'axe 3 de l'IMU.
✓ Acquisition d'entrées discrètes et génération d'entrées discrètes.
✓ Gestion interface EEPROM
✓ Gestion interface Parallèle Flash
✓ Gestion interface Serial Flash
✓ Gestion interface CPU
✓ Gestion de la liaison série RS-422 pour le téléchargement du programme et la capture des données du
magnétomètre.
✓ Acquisition d'ordre extérieur de la graduation d'éclairage pour l'écran et des boutons poussoirs.
✓ Gestion du mode opérationnel
✓ Gestion des alimentations.
Réalisations :
✓ Prise en main du besoin (spécifications)
✓ Mise en place d’une stratégie de vérification (architecture du testbench)
✓ RPP de la spécification
✓ Ecriture de tests cases (script)
✓ Ecriture de scripts par test case
✓ Génération du fichier de résultat avec la traçabilité des exigences testées.
✓ Automatisation de la vérification globale
Environnements techniques :
FPGA MICROSEMI ProAsic3 A3P1000
✓ Modelsim SE 10.2
✓ Synplify Pro
✓ Libero
Synopsis Technologie -Poitiers Février 2016/ Mai 2016
Intitulé de l’intervention : carte d’interface dédiée à la génération de signaux radar
Réalisations :
✓ Interface série rapide émetteur et récepteur
✓ Implémentation de L’IP de Xilinx SelectIO Interface
✓ Interface DAC
✓ Générateur de patterns de test pour l’interface DAC
✓ Interface DDS (programmation en mode direct et parallèle)
✓ Générateur de patterns de test pour l’interface DDS
✓ Interface AURORA (Aurora 8B10B)
✓ Implémentation de L’IP de Xilinx Aurora 8B10B
✓ Générateur de patterns de test pour l’interface AURORA
✓ Ecriture contrainte timing (.ucf)
Environnements techniques :
FPGA XILINX spartan6, ISim, Liaison serie rapide 1,5 Gbs, ISE XILINX, AURORA
✓ Analyseur de spectre numérique, oscilloscope numérique, ...
✓ DDS(AD 9914)
✓ DAC(DAC5672IPFB)
Youssouf SAMATÉ
Page 5 sur 14
Thalès - Communications -Cholet Mars 2015/ Juillet 2015
Domaine de compétences : Bus PCI, Gestion de Trafic de donnés, VHDL, FPGA
Intitulé de l’intervention :
✓ Corrections de Faits Techniques sur une carte Modem qui permet d'assurer la communication entre les différents
sous-ensembles.
✓ La gestion du trafic de données
✓ La gestion de la montre (référence de temps GPS)
✓ La gestion directe de certains périphériques (par exemple la RAM ZBT, l’EEPROM, PCI)
✓ La gestion des GPIOs
Réalisations :
 Prise en main de l'existant, de l'historique de la fonction Modem
 Prise en compte des Faits Techniques sous JIRA
 Coder les Faits Techniques
 Intégration des évolutions et Mise à jour des scenarios du test bench
 Code Coverage
 Règles de codages
 Génération d'un résultat de test avec tout les tests = OK
 Evolution des versions
 Test de la carte modem sur banc de test dédié.
 Génération d'un résultat de test avec tout les scenarios = OK
Environnements techniques :
FPGA spartan3, VHDL, JIRA, VISUAL ELITE, Model SIM, ISE XILINX, Bus PCI, Memoire ZBT, Trame GPS.
ELTA-AREVA - Toulouse Novembre 2014/ Février 2015
Domaine de compétences : SIMULATEUR DE MODULE SPATIAL
Intitulé de l’intervention :
✓ CAG - décodage d’un flux de données haut débit série, convertir ce flux en liaisons SPI pour les DACs qui
génèreront les tensions de contrôle des atténuateurs analogiques.
✓ Décodage d'un flux en ASCII de données débit série (RS232) pour la configuration des synthétiseurs, des états des
boucles, des DACs, des CAN(7voies) via des liaisons séries de type SPI et un GPIO.
Réalisations :
 Ecriture de la spécification du FPGA
 Ecriture du Plan D'identification
 Conception, simu, routage
 Validation sur carte
Environnements techniques:
 Libero SoC v11.3 de Microsemi, Modelsim ME 10.2c., SPI, Lien de Série RS232, ACTEL A3P125
 XST VIRTEX6, SPARTAN6, VIO, GPIO,
 Carte d'évaluation de NUMATO LAB
Youssouf SAMATÉ
Page 6 sur 14
Thales Avionics Electrical Systems-IDF Octobre 2012 / Mars 2014
Domaine de compétences : Aéronautique DO-254 Conception et Vérification FPGA
Intitulé de l’intervention : Mettre en place un plan de vérification fonctionnelle DO254 DAL-A pour deux
FPGA Actel A3PE3000.
Réalisations :
 Collaborer avec le responsable des spécifications à résoudre les problèmes et améliorer la couverture de
code.
 Rédiger un document de procédures de vérification des exigences
 Modéliser les composants (datasheet) qui permettent d'émuler le FPGA à tester.
 Mettre en place le test bench qui permet cette vérification avec traçabilité entre les résultats de test et les
exigences.
 Rédiger un document de résultat des tests intégrant la simulation fonctionnelle, le taux de couverture, la
traçabilité des exigences.
Environnements techniques:
FPGA Designer de Microsemi, Modelsim SE6.6, ARINC 429, Ethernet bus, SPI, Lien de Série spécial.

Depuis Avril 2012 en mission chez Sensorex –MEGGITT – ARCHAMPS
Titre : Senior Hardware engineer
Objectif : Test de qualification D’IMU (Inertial Measurement Unit) en vue d’une certification
DO254 niveau B.
· Ecriture de procédures de tests HTP (Hardware Test Procédure).
· Faire les tests de qualifications selon l’exigence sur banc de test normal ou sur un banc
spécifique (température, vibration, accélération…).
· Rédiger le résultats de tests dans un HTR (Hardware Test Results).

Mars 2011–Novembre 2011 en mission chez Thalès Systemes Aéroportés – Brest
Titre : Senior Hardware design engineer
Le but de cette mission est dans le cadre d’un système de Récepteur Large Bande Instantanée intégrant la mesure de fréquence, la mesure d’interférométrie et la mesure de niveau d’un échantillon de signal de :
D’élaborer des mesures échantillonnées dans le temps du niveau correspondant en permanence à la puissance total reçue en entrée RF.
· Conception préliminaire à partir de la spécification,
· Conception VHDL pour (VIRTEX 6),
o Acquisition des signaux de deux voies via deux CAN parallèles 16 bits
o Filtrage passe bas numérique à coefficients rechargeables et décimation par 2
o Traitement de l’algorithme de calcul de la puissance du signal
o Acquisition des paramètres de configuration et des tables de paramétrage de l’algorithme par le lien série rapide GTX sur fibre optique
o Acquisition de résultat intermédiaire dans la chaîne de traitement l’algorithme par le lien série rapide GTX sur fibre optique
o Implémentation du protocole AURORA de xilinx
· Ecriture de script de compilation et de simulation,
· Vérification en simulation avec Modelsim des critères de validité par rapport à un modèle MATLAB,
· Synthèse et placement routage,
· Intégration et validation du firmware sur carte d’évaluation des critères de validité par rapport à un modèle MATLAB,
· Rédaction d’un cahier descriptif de conception.
Environnement : UNIX, VHDL, FPGA Xilinx Virtex6 (XC6VLX240T), XST et
ModelSim / ISE 12.3, carte d’évaluation ML605.

Septembre 2010 en mission chez Thalès Avionics – Châtellerault
Titre: Verification engineer
Mise à jour du testbench pour la vérification fonctionnelle et post routage par rapport aux évolutions de la spécification et génération du rapport de test.
Ecriture de testbench,
Ecriture de script de compilation et de simulation,
Simulation avec MODEL SIM,
Synthèse et placement routage,
Validation du taux de couverture du code (bces) à 100%,
Génération de rapport de vérification fonctionnelle.
Environnement : Unix, DOXYGEN, VHDL, CPLD ACTEL ProASIC3.

Juin 2010 forfait sur projet européen en collaboration avec Orange Labs
Titre : Design engineer
Dans le cadre d’un projet européen et avec le laboratoire « Wireless Indoor » d’Orange Labs, pour la réalisation d'un prototype d’optique sans fil en communications infrarouge (IR) et l...

Voir le profil complet de ce freelance