Freelance Xilinx : Sélectionnez facilement les CV que vous avez choisi

Aperçu des missions de Philippe-Eric,
freelance XILINX résidant dans la Haute-Garonne (31)

• Design et Développement BSW&IMS

  chez Airbus (Toulouse)
  Jan 2022 - Jan 2023

  - Spécification SafeTest des modules Arinc429 Tx/Rx du BSW (BasicSW - Nouveau Système
  d’Exploitation embarqué d’Airbus)
  - Design et Développement du logiciel de qualification HW (IMS) du module IFCC

  Environnement de travail - NXP T1042 - C, python, dscl (preuve formelle), building blocks - Jira, GitHub, VSCode, Robots - DAL A - DO178, NWW (New Way of Working - flot Airbus)

• RTU&PCDU EGSE design

  chez QinetiQ Space NV (Anvers, Belgique)
  Jan 2021 - Jan 2022

  - Design et Développement du logiciel de test graphique de l’EGSE et des tests automatisés du RTU
  (Remote Terminal Unit) dans le cadre du projet ADPMS3, intégrant la mission spatiale Altius
  - Design et Développement du logiciel de test graphique de l’EGSE et des tests automatisés du
  PCDU (CV satellite) dans le cadre du projet ADPMS3, intégrant la mission spatiale Altius

  Environnement de travail - YamCS - tcl, javascript, C, C++, python, bash

• Projet CCOS

  chez Nexter (Toulouse)
  Jan 2019 - Jan 2020

  - Mise en œuvre des tests unitaires, d’intégration et de validation du logiciel applicatif CCOS et de
  son bootloader, responsables des échanges CANOpen Safety sur la plateforme Nexter T40.

  Environnement de travail - TMS570, RTOS Sciopta - IAR, LDRA, CANoe

• Architecte FOTA

  Renault Software Labs (Toulouse)
  Jan 2018 - Jan 2019

  - Mise en place des mécanismes de pilotage par l’offboard du flot HMI embarqué. Définition du flot
  HMI générique en relation avec Nissan.
  - Pilotage d’intégration FOTA de l’ECU SONAR en relation avec le fournisseurValeo.

  Environnement de travail - Doors, VISIO, Office

• ARCHITECTE FOTA /

  RENAULT SOFTWARE LAB
  Jan 2018 - aujourd'hui

  • Mise en place des mécanismes de pilotage offboard du flot HMI
  embarqué. Définition du flot HMI générique en relation avec
  Nissan.
  • Pilotage d’intégration FOTA de l’ECU SONAR en relation avec
  le fournisseur Valeo.Depuis le 01.09.2018 : Créateur projet SCorpIO (********)
  • Création de SpaCeLL (SASU)
  • Ecriture du Business Plan SCorpIO (Space Cellular IO network)
  • Recherche de partenaires et investisseurs
  • Mise en œuvre des briques matérielles (FF1U) et logicielles (SDR, 5GS O-RAN SCI/AiO)
  
  Plateforme de développement
  - Windows10, Linux
  - Vivado, Vitis, buildroot, git
  - Matlab/Simulink

  Système embarqué - Eva board SDR ZC706 + AD9375 - Architecture Armv7 - C, C++, python - Linux 5.8.7

• Responsable logiciel de vol

  chez Steel Electronique (Toulouse)
  Jan 2014 - Jan 2018

  • PLMM Myriade Evolutions : Responsable technique pour la partie logicielle de la mémoire de
  masse (PLMM) du projet filière Myriade Evolutions du CNES
  - Interface technique entre client (CNES) et fournisseur (CS) pour le développement du logiciel
  de vol
  - Rédaction des documents techniques (SSS, ICD, SDD, SRS, SVS, UM)
  - Développement du boot (cible SOC GR712, dual core LEON3)
  • SIMDM : Responsable technique pour un outil de simulation de l’interface SpW dela mémoire de
  masse à l’aide d’un brique USB SpW Star Dundee
  - Rédaction des documents techniques
  - Développement du simulateur (cible i386 linux)
  • SSR SWOT : Responsable technique pour la partie logicielle de la mémoire de masse (SSR) du
  projet SWOT conduit par TAS
  - Rédaction des documents techniques (SSS, ICD, SDD, SRS, SVS, UM)
  
  BOOT Myriade Evolutions et SWOT
  - Programmation C pour cible SOC GR712 (dual core SPARC/LEON3)
  - IDE Eclipse, GCC SPARC Leon 4.4.2, gestion de configuration GIT
  SIMDM
  - Programmation C et JAVA i386 linux
  - IDE Netbeans, GCC, gestion de configuration GIT

• INITIATEUR DU PROJET ARCHET (STARTUP)

  Jan 2013 - Jan 2014

  • Conception et spécification d'une architecture et/ou plateforme d’exécution multicoeur distribuée,
  hétérogène innovante pour systèmes embarqués, en particulier critiques. (Fractal Core Network
  OnChip - FCNOC)
  • Travail de communication autour du projet avec les acteurs du domaine (pôles de compétitivité,
  académiques, entreprises) et construction du business model pour la montée en puissance
  technologique et la mise en œuvre commerciale.
  • Design et développement des produits nécessaires à la mise en œuvre d’une plateforme FCNOC
  • Chorus : Ensemble des briques matérielles (Inter Core Switch) et logicielles (boot multicore, drivers)
  permettant la mise en œuvre d’une plateforme d’exécution FCNOC
  • qVintet : Outil de conception pour plateformes FCNOC sous format RCP Eclipse, sur la base de l’API
  GEF.
  • Mise en œuvre d'un prototype sur carte Xilinx ml506 avec 3 cœurs Sparc/Leon3 sur lesquels tournent
  respectivement un linux (IP_forward) et 2 Rtems (serveurs

• Créateur projet ArchET (Toulouse)

  Jan 2013 - Jan 2014

  • Ecriture du Business Plan
  • Recherche de partenaires et investisseurs
  • Conception et spécification d'une architecture multicœur distribuée et hétérogène innovante
  pour systèmes embarqués critiques. (Fractal Core Network OnChip - FCNOC)
  • Design et développement des briques technologiques de la plateforme FCNOC:
  - Chorus : Ensemble des briques matérielles (Inter Core Switch) et logicielles
  - (boot multicore, drivers) permettant la mise en œuvre d’une plateforme d’exécution FCNOC
  - qVintet : Outil de conception pour plateformes FCNOC sous format RCP Eclipse, sur la base de
  l’API GEF
  • Mise en œuvre d'un prototype sur carte Xilinx ml506 avec 3 cœurs Sparc/Leon3 sur lesquels
  tournent respectivement un linux (IP_forward) et 2 Rtems (serveurs http)
  
  Chorus
  IP
  - IP VHDL pour cible FPGA XILINX ML506
  - IDE Xilinx, GRLIB Gaisler (triple cœur SPAR/LEON3), Questasim
  Drivers
  - Programmation C pour cible LINUX et RTEMS sous architecture SPARC/LEON3
  - IDE Eclipse, GCC SPARC Leon 4.4.2, gestion de configuration GIT
  RPC Eclipse qVintet
  - Programmation JAVA i386 LINUX
  - IDE Eclipse, gestion de configuration GIT

• Ingénieur senior en systèmes embarqués critiques

  chez Maya-Technologies [ex PSI] (Toulouse)
  Jan 2010 - Jan 2013

  • Design et gestion de projet d'intégration d'un bloc 1553 sur la nouvelle plateforme Leon2FT
  d'Atmel, Castor
  • Gestion de projet d'intégration d'un bloc CAN dans le projet Babylone sur carte ARMadeus
  • En charge de la partie Maya/PSI du projet collaboratif SOCKET (mise en place d'un flot de
  développement pour SOC) conduit par Astrium:
  - Mise en place d'une plateforme dualcore Leon3 avec Linux (portage 2.6.38) et RTEMS en AMP
  sur SOC Xilinx ML506
  - Suivi de projet et développement d'une IP permettant le Debug sur FPGA ou ASIC via jTAG et un
  pilotage PC via OPENOCD et GDB
  
  Socket
  - Adaptation d’une IP UART VHDL en bloc de debug pour cible FPGA XILINX ML506
  - IDE Xilinx, GRLIB Gaisler (cœur SPARC/LEON3), Questasim
  Castor
  - Testbench de l’IP d’intégration d’une IP 1553
  - IDE Xilinx, GRLIB SPARC/LEON, Questasim

• Ingénieur senior R&D

  chez Nokia-Siemens-Networks (Ulm, Allemagne)
  Jan 2007 - Jan 2010

  • Architecture Système MIPS64/Linux sous plateforme Cavium Octeon 63xx et re-engineering du
  driver "Network Acceleration Engine"
  • Requirements, design et développement des pilotes et interface bas niveau pour porter
  l’applicatif du Core Network de Nokia sous Linux/PPC32
  • Etude d’intégration du module network de Wintegra sur le Core Network Siemens (Linux/PPC32)
  
  NAE Cavium
  - Programmation C de drivers LINUX pour cible MIPS/Cavium
  - IDE Eclipse, GCC MIPS, gestion de configuration SVN
  Firmware Wintegra
  - Programmation C pour cible WINTEGRA
  - IDE et compilateur propriétaires wintegra, gestion de configuration SVN