CV CMM : Les derniers indépendants enregistrés

Résumé d'expériences de Zheng,
freelance CMM habitant les Hauts-de-Seine (92)

• Ingénieur senior

  chez SoftAtHome
  Jan 2013 - Jan 2014

  SoftAtHome est un éditeur de plateformes logicielles permettant aux opérateurs d'offrir des applications
  convergentes pour la maison numérique. Dans le cadre STB (Set Top Box) de SoftAtHome, j’ai participé deux
  projets opensource DLNA et Universal Video Player.
  
  1) Opensource DLNA SoftAtHome
  Missions :
  · Éducation et comparaison des projets opensource DLNA et UPnP existants
  · Analyse de l’architecture du DLNA SoftAtHome actuelle et identification des modules cibles à
  remplacer ou à ré-écrire
  · Proposition de la méthode du remplacement pour chaque module cible
  · Analyse et spécification des impacts extérieur et intérieur du remplacement
  · Évaluation et amélioration de l'architecture DLNA SoftAtHome
  · Support web service
  
  2) Développement du support de différents multimédias ( PCM, FLAC, OGG et MPEG) pour
  SoftAtHome Universal Video Player basé sur le projet Gstreamer
  Missions :
  · Éducation des algorithmes et les plugins Gstreamer correspondants
  · Développement et intégration des plugins dans la cadre STB SoftAtHome
  · Validation et optimisation (qualité, vitesse) des plugins sur STB
  · Éducation, développement, intégration et validation de la audio-conversion et du audio-resampling

  Environnement : Linux C, C++, Python GCC, GDB Pthread Wireshark, DLNA CTT, upnp inspector

• Architecte/ingénieur

  chez microfilm (le premier projet au forfait de l'ALTIM)
  Jan 2012 - Jan 2013

  Microflims est le leadeur dans le domaine du drone camera-télévision. Dans ce projet, j’ai réalisé un logiciel qui
  contrôle le camera en mode Speed et en mode Position.
  Missions :
  · Études et conception de l’algorithme
  · Développement, intégration, test et optimisation du logiciel qui contrôle le mouvement du camera

  Environnement : windows C, C++, microchip

• Consultant senior

  ALTIM-France
  Jan 2012 - aujourd'hui

• Ingénieur de recherche expert / INRIA / (2 ans 8 mois)

  Jan 2010 - Jan 2012

  Sujets principaux : Systèmes énergétiques efficaces, systèmes hétérogènes, programmations parallèles
  
  1) Membre du projet Customisation de HiPEAC
  Customisation est un projet dans le cadre du cluster « Conception et Simulation » de HiPEAC. La loi de
  Moore n'est pas encore terminée, mais nous commençons à sentir la pression (la performance, surtout
  l'énergie). Les contraintes énergétiques appellent à la « customisation » et donc multi-coeur hétérogènes, une
  combinaison des coeurs et accélérateurs.
  Missions :
  · Conception et réalisation d'une interface mémoire entre accélérateurs et système de mémoire
  - analyse des approches existantes, proposition de la nouvelle approche
  - spécification, conception, codage, test, évaluation et optimisation
  · Conception d'une approche de programmation pour multi-coeur hétérogènes
  - analyse des approches existantes, proposition de la nouvelle approche
  · Comparaison de la consommation énergétique des accélérateurs reconfigurables et des processeurs
  embarqués généraux
  - construction de simulateurs de processeurs embarqués généraux sur la plate-forme Gem5
  - conception et implémentation des moniteurs pour recueillir des informations d'exécution
  - évaluation de la consommation énergétique des processeurs embarqués généraux avec McPAT
  Environnement : Linux C, C++, SystemC, Verilog Verilator, gem5, UNISIM, McPAT/CACTI, SVN
  
  2) Membre et chef du projet archexplorer de HiPEAC ( ******* )
  ArchExplorer est une web plateforme qui vise à faciliter une comparaison équitable et quantitative des idées
  architecturales en fournissant des implémentations référentielles en fonction de la performance, de la
  puissance, et de la taille. Cela permet de choisir la meilleure conception de processeurs parmi les variations
  innombrables de microarchitecture et la meilleure combinaison des options de compilation.
  Missions :
  · Conception et réalisation des ‘wrappers’ afin de standardiser les interfaces des composants
  - conception, codage, test
  · Définition et mis en production des nouvelles demandes
  · Maintenance du site web et du cluster de simulation
  Environnement : Linux C, C++, SystemC, UNISIM, SVN

• : Chercheur d octorant / INRIA et STMicroelectronics / (3 ans 6 mois)

  Jan 2006 - Jan 2010

  Lors du travail de ma thèse, j'ai effectué plusieurs projets en parallèle dans le domaine de l'architecture des
  processeurs(multi-coeur) et de modèles de programmation parallèle.
  
  1) CAPSULE : (*******)
  CAPSULE est un environnement/modèle visant à faciliter la programmation parallèle et améliorer les
  performances des applications.
  Participants : Inria, STMicroelectronics, LIP6
  Missions :
  · Optimisation de la version logicielle de CAPSULE pour CMP générique
  · Implémentation de CAPSULE sur simulateur UNISIM
  - Linux syscalls, gestion de la mémoire, Pthreads, primitives de CAPSULE
  · Conception et réalisation du support architecturale pour CAPSULE sur multi-coeur ‘scalable’
  - spécification, conception, codage et test d'un NoC(Network on Chip) intelligent
  - conception, codage et test des primitives de 'probe' et de 'division'
  - validation, évaluation et optimisation du système avec benchmarks
  Environnement : Linux C, C++ Pthread, Cilk, Charm++, Capsule GCC, GDB, Cross compilateurs
  
  2) UNISIM (UNIted SIMulation environment) : (*******)
  Unisim est une plateforme de simulation structurale et une bibliothèque de composants de
  processeurs avec simulations au niveau cycle et TLM.
  Participants : Inria, CEA-List, Gent University, Princeton University
  Missions :
  · Conception et réalisation d’un NoC ‘scalable’ pour l’architecture multi-coeur
  - conception, codage, test, évaluation et optimisation
  · Développement du protocole de la cohérence de cache
  - conception, codage, test
  · Conception et réalisation du simulateur du processeur ST231 (VLIW) au niveau cycle et niveau TLM
  - pipeline, jeu d'instructions, appels système, gestion de la mémoire etc
  - conception, codage, test
  · Construction de simulateurs multi-coeur basés sur NoCs
  Environnement : Linux Assembly(ST231), C, C++, System C, Python GCC, GDB, Cross compilateurs
  
  3) RNTL-APE (Applications Parallèles pour l'Embarqué):
  APE est une approche de parallélisation pour les applications embarquées, et un benchmark des
  applications parallèles pour systèmes embarqués.
  Participants : STMicroelectronics, Inria, Thalès, CEA, ENSTA, LIP6
  Missions :
  · Conception et réalisation d'un benchmark parallèle en 4 versions (Pthread, CAPSULE, Clik, Charm++)
  - 2 applications : Gzip, Watershed (complètement réécrit)
  - 5 noyaux : matrice, matrice creuse, quicksort, dijikstra, connected components
  - conception, codage, test, évaluation et optimisation
  Environnement : Linux C, C++ Pthread, Cilk, Charm++, Capsule GCC, GDB, Cross compilateurs
  
  4) SoCLib : (*******)
  SocLib est une plateforme pour le prototypage virtuel de système sur puce/chip. Le noyau de la
  plateforme est une bibliothèque de modèles de simulation SystemC pour les composants virtuels (IP
  cores)
  Participants : 9 instituts académiques dont Inria et 5 participants industriels dont Thales, BULL et
  STMicroelectronics
  Missions :
  · Développement et intégration du simulateur de ST231
  · Revue du projet
  Environnement : Linux C, C++, Python, System C GCC, GDB, Cross compilers

• Ingénieur programmation parallèle / Stage master / LIP6 / (6 mois)

  Jan 2006 - Jan 2006

  Sujet : Étude d’environnements de programmation parallèle pour le développement d'applications logicielles
  destinées à des architectures MPSoC
  Missions :
  · Étudier des environnements de programmation parallèle existants et choisir les environnements vivants et
  adaptés aux architectures de MPSOC
  · Comparer les avantages et désavantages des environnements choisis (Clik, CHARM++ et CAPSULE)
  · Valider la conclusion avec 3 kernels (matrice, matrice crease, quicksort)

  Environnement : Linux C, C++ Pthread, Clik, Charm++, Capsule

• Ingénieur d’étude / Stage d'été /

  LIP6 / (2 mois)
  Jan 2005 - Jan 2005

  Projet : Modélisation d'un système logiciel sur puce orienté « télécommunications »
  Missions :
  · Étude l'architecture MPSOC orienté "télécommunications"
  · R&D un simulateur en C++ basé sur les composants SocLib
  · R&D d'un canal de communication MWMR (multi-writer / multi-reader)
  · Validation du canal MWMR et du simulateur avec un générateur de paquets

  Environnement : Linux C, C++

• 03 DVD F#1 ’ (200 person months, le plus haut niveau SQ)
  Jan 2002 - Jan 2003

  ‘ MOBIS OEM ’ (160 person months, pour Hyundai )
  Missions : Chef de projet
  · Analyse du besoin (au Japon) :étudier les besoins du marché, définir les fonctions du produit
  · Gestion de projet (CMM-5) :planification du projet, gestion de la configuration, gestion des
  exigences, gestion des risques, surveillance et contrôle des projets, analyse causale et résolution
  · Gestion de la qualité logicielle (CMM-5)
  · Spécification, Conception du système / Conception architecturale
  · Test du système
  · Revues des conceptions (système et modules), revues des codes, revue du projet

• Chef de projet et ingénier senior /

  Neusoft / (4 ans)
  Jan 1999 - Jan 2003

  Neusoft est le plus grand fournisseur de solutions et services informatiques en Chine, actuellement, emploie
  plus de 20000 collaborateurs dans le monde (********). Au sien du département Autoradio, qui a
  pour activité principale le développement des logiciels pour les autoradios ALPINE, j'ai participe à 5 projets.
  Résumé Missions :
  · R&D des logiciels de l’autoradio ALPINE pour BMW, Mercedes-Benz, TOYOTA et HYUNDAI
  · Gestion de projet (20 ingénieurs, CMM 5)