Guangye - Chef de projet C

Ref : 091110T001

92130 ISSY LES MOULINUEAX
Chef de projet, Développeur, Ingénieur système (41 ans)
Freelance

Compétences

C++

TCP / IP

CORBA

RISC

MATLAB

J2ME

VHDL

LINUX EMBARQUE

REDHAT

Expériences professionnelles

Laboratoire Electronique et Informatique, ENSTA 04/2009 – 07/2009
Ingénieur – Chercheur
Projet : Développement et analyses d’un système distribué embarqué à base de FPGA
 Résultats :
Développement de sous-système FPGA (ML403) à base de processeur PowerPC405 avec support du OS (Linux 2.6)
Déploiement de 4 FPGA sous-systèmes interconnectés par commutateur Ethernet
Implémentation de la couche middleware (CORBA, omniORB-4.1.3)
Développement du benchmark distribué pour l’évaluation de performance
Analyses de l’impact de fréquence scaling sur la performance du système
Recherche du modèle de programmation hybride (Programmation parallèle + distribuée)
Compilation croisée des applications de Radio Logiciel

Laboratoire Electronique et Informatique, ENSTA 10/2008 – 03/2009
Ingénieur – Chercheur
Projet : Implémentation de Radio Logiciel dans Multiprocesseur Systèmes Embarqués
 Résultats :
Parallélisation et implémentation de fonctions de traitement du signal d’OSSIE
Portage de Linux Kernel 2.6 sur la plate-forme FPGA Xilinx (Powerpc 405)
Portage de U-Boot-1.3.4 sur la plate-forme FPGA Xilinx (Powerpc 405)
Portage de Linux Kernel 2.4 sur la plate-forme FPGA Xilinx (Microblaze 6.0)
Réalisation de multiple OS sur la plateforme FPGA Xilinx ML403
Développement driver de Fast-Simplex-Link (FSL) (Powerpc 405, Linux 2.6)
Compilation croisée des applications de Radio Logiciel

Laboratoire Electronique et Informatique, ENSTA 10/2008 – 01/2009
Ingénieur – Chercheur
Projet : GOTIC (Gestion Optimale des tournées pour les Techniciens d’Intervention Clients) pour France Telecom
 Résultats :
Développement en C++ avec la Bibliothèque GLPK pour la modélisation, la solution exacte et l’affichage du problème GOTIC
Méthode approchée (Tabou) pour de grandes instances de GOTIC

Laboratoire Electronique et Informatique, ENSTA 10/2007 – 10/2008
Ingénieur – Chercheur
Projet : ******** avec partenaires Thales, Thomson, M2000, Arteris, Esterel, CEA, etc. Coût de projet 9,6 M€ ********/

 Mission :
Conception et spécification de système multiprocesseur sur puce (MPSoC) plateforme
Réalisation et implémentation de système multiprocesseur sur FPGA
Programmation et évaluation de la plateforme

 Résultats :
Réalisation d’une plateforme de multiprocesseur en SystemC TLM
Réalisation et validation de la plateforme de 24 processeurs sur FPGA Xilinx virtex4FX140
Réalisation de réseaux sur puce avec technologie d’Arteris
Développement d’un framework pour la programmation parallèle de la plateforme
Rédaction du manuel d’utilisation

Trimble 3D Scanning 03/2007 – 09/2007
Stage de fin d’études
 Mission :
Conception de Coprocesseur FPGA pour l’accélération de calcul et la réduction de consommation
Plateforme: PICO E-14 ********
 Résultats :
Définition du cahier des charges
Etudes des solutions et achat de la plateforme FPGA
Développement FPGA : IPs d’accélération, l’interfaçage avec le processeur principal via Cardbus
Démonstration

Université de Lund, Suède 05/2006 – 07/2006
Projet personnel en laboratoire (PPL)
Modélisation et simulation de convertisseur analogique numérique (ADC)

Études et formations

Connaissances Techniques
Langages
C/C++, SystemC, Assembleur (PowerPC , Microblaze), VHDL, Verilog-AMS, Matlab, Bash script

Outil
Xilinx ISE, EDK 11.1, Modelsim SE 6.5a, Arteris NoCcompiler/NoCexplorer, Cadence
Chaîne d’outil gcc, lex/yacc parser, Visual C++ 5.0, Buildroot, Crosstool
Programmation Linéaire (GLPK, GMPL), Programmation par Contrainte (Choco)

Système / Réseaux
CORBA (omniORB-4.1.3, ORBexpress RT/FPGA) MPI, OpenMP, Linux driver kernel 2.4/2.6, OS temps réel RTEMS

Protocole
PCI, USB, DDR2, OCP-IP, IBM CORECONNECT

Plate-forme
ADPe-XRC-4 (********), ML403 (********)
(PowerPC405, Microblaze7.0)

Environnement
Linux (RHEL 4, Fedora 6.0)

Enseignement
Encadrement de Stage 04/2009 – 06/2009
Stage M1, deux élèves de Paris 6, Spécialité Electronique et Systèmes de Communications (ESCO)

Sujet : Conception et Implémentation d’une IP d’interface PLB-OCP sur Plateforme Xilinx FPGA Virtex-4

 Responsabilité :
Définition de sujet de stage
Définition du cahier des charges
Réunion d’avancement hebdomadaire
Soutenance

 Résultats :
Validation de cahier des charges
Mention 1 : Très bien
2 : Assez bien

Séminaire et Workshop
09/2009 Ecole d’été Temps Réel, ENST, Paris (ETR’09)

11/2008 Workshop sur le logiciel d’optimisation de modeFrontier, ENSTA, Paris

10/2008 Séminaire sur « DDS Distributed Data Service », GenSYS, Paris

05/2008 Petit-déjeuner « Accelerated Computing », SGI, NVIDIA, ClearSpeed, PACT, Intel

04/2008 Formation sur « Insertion d’entreprise », Université Paris Sud

03/2008 Séminaire sur « Parallélisation automatique », ALCHEMY, INRIA Saclay, Paris

01/2008 Workshop sur le logiciel de conception ARM RealView, ARM, Paris

Formation
2007/2010 PhD en Systèmes Embarqués
Université Paris Sud (Paris XI), France
Codirecteurs: Omar Hammami (********), ENSTA
Daniel Etiemble (********), Université de Paris Sud

2005/2007 Diplôme d’Ingénieur spécialité « Systèmes Embarqués et Robotique »
Ecole Nationale Supérieure de Techniques Avancées (ENSTA), France
********/
(Bourses d’excellence Eiffel)

2006/2007 Diplôme de Master spécialité « Architecture et Conception des Systèmes Intégrés »
Université Pierre et Marie Curie - Paris 6, France

2001/2005 Diplôme de Licence spécialité « Microélectronique »
Université de Fudan, Shanghai, Chine

Langues
Chinois Maternel
Français Courant
Anglais Courant (TOEFL: 627, TOEIC: 920)