Ingénieur conception électronique : Nouveaux profils inscrits et nouvelles missions publiées

Exemple de missions d'Ottia,
Ingénieur conception électronique habitant la Seine-Saint-Denis (93)

Expérience professionnelle


De [début] juillet 2024 à [fin] juin 2025 (12 mois) : Ingénieur systèmes embarqués et test indépendant en Île-de-France
Caractérisation et test de dispositifs électroniques embarqués, incorporant des circuits programmables (microcontrôleurs
ARM et des DSP programmés en C), au moyen de divers appareils de mesures (oscilloscope, analyseur de spectre, etc.).

De janvier à décembre 2023 : Ingénieur d’études et conception électronique chez APSIDE HTI à Boulogne – Billancourt.

De juillet 2021 à décembre 2022 : porteur d’un projet de création d’entreprise de type TPE/PME sans fonderie dans le secteur
industriel des semi-conducteurs par le biais d’un accompagnement à travers le département Seine-St-Denis et Pôle Emploi.

De [début] juillet 2020 à [fin] juin 2021 (12 mois)
Architecte Systèmes RF et Millimétriques — ADECCO, Val-de-Marne (en mission au sein d’un bureau d’études)
Étude et modélisation comportementale d’une chaîne de transmission pour véhicules autonomes, sous Keysight
SystemVue, puis caractérisations sur un produit déjà fabriqué en vue d’une corrélation entre simulations et mesures.
Développement embarqué en C et LABVIEW sur DSP afin de réaliser la transposition en bande de base des signaux reçus.

De [début] décembre 2019 à [mi-] mars 2020 (4,5 mois)
Ingénieur concepteur de MMICs — ADECCO, Val-de-Marne (en mission auprès d’un compte industriel important)
Étude théorique et conception (saisie de schémas, simulations et layout inclus), via les environnements Keysight ADS et
Momentum 3D Planar EM, de blocs de MMIC en bande E (commutateur et mélangeur) en technologie p-HEMT GaAs 70 nm.

De [fin] janvier 2018 à [fin] juillet 2019 (18 mois)
Ingénieur concepteur de circuits intégrés MmW — ADECCO, Essonne (en mission auprès d’un grand compte industriel)
Étude, modélisation d’un récepteur MmW sous Keysight SystemVue et conception, via le logiciel Keysight GoldenGate sous
Cadence Virtuoso, d’un LNA à 77 GHz et d’un ADC pour radars automobiles dans la technologie BiCMOS HBT SiGe 130 nm.

De [début] janvier à [fin] décembre 2017 (12 mois)
Ingénieur concepteur microélectronique analogique — SYNERGIE, Hauts-de-Seine (en mission dans l’industrie biomédicale)
Etude et conception, sous Cadence (schémas, simulations et layout), de sources de courant multiples, de générateurs de
tension de référence dits à Bandgap et d’un régulateur de tensions LDO en procédé technologique CMOS 0,18µm TSMC.

De [début] janvier à [fin] décembre 2016 (12 mois)
Ingénieur Concepteur de Systèmes RF et MMIC — ADECCO, Essonne (en mission auprès d’un équipementier électronique)
Étude théorique et modélisation comportementale, via l’outil SystemVue ESL de Keysight, d’un émetteur RF à base de
synthétiseur de fréquences à PLL à 18 GHz puis conception (sous ADS Keysight) du bloc PA de la même tête d'émission en
technologie HBT SiGe 130nm en comparaison avec le design d’un MMIC PA HBT InP 250 nm et d’un bloc PA CMOS 28 nm.

De [début] août à [début] décembre 2015 (4 mois)
Concepteur de systèmes radiofréquences et millimétriques — ADECCO, Les Yvelines (en mission dans une Startup)
Étude, mise à jour et modélisation comportementale d’un récepteur QPSK puis 64 QAM en bande Q (porteuse à 42 GHz),
incluant un système de récupération de porteuse à PLL, sous l’environnement SystemVue de Keysight (Ex-Agilent EEsof EDA).

De [début] octobre 2014 à [fin] juillet 2015 (10 mois)
Ingénieur microélectronique analogique et RF — ADECCO, Colombes (en mission d’assistance technique dans une Startup)
Étude et conception, sous CADENCE, d’un DCO oscillant à 26 GHz et d’un convertisseur temps – numérique (en anglais TDC),
tous 2 blocs d’une ADPLL en technologie CMOS 28 nm TSMC, pour applications 5G.

De [début] septembre 2013 à [fin] août 2014 (12 mois)
Ingénieur de Conception Électronique et Systèmes embarqués — ADECCO, Hauts-de-Seine (en mission auprès d’un bureau
d’études)
Étude théorique, modélisation comportementale sous Simulink (MathWorks) et conception de plusieurs modules
d’émission – réception [de 20 MHz à 1 GHz de fréquences] sous forme de cartes électroniques via les logiciels ORCAD
(outils Pspice et Allegro PCB Editor) et PROTEUS (outils ISIS schematic design et ARES PCB layout), pour le multimédia et
l’automobile.
Codage embarqué, en langages C et Assembleur, sur cible DSP TMS320C6748 pour une transposition en bande de base
(démodulation numérique OOK, FSK, GFSK, etc.).

De mars 2012 à juillet 2013 (16 mois) / Consultant Ingénieur chez ALTEN SA
De mars à juin 2013 : Concepteur de systèmes RF en plateau technique à Sèvres
Étude et modélisation, sous Simulink (MathWorks) et Scilab, du bloc de communication sans fil (émission-réception) d’un
système multimédia en bande ISM (Bluetooth, WiMAX et GPS) pour application automobile.
De mars 2012 à mars 2013 : Ingénieur ASIC analogique, RF et millimétrique en assistance technique à Toulouse
Étude et modélisation comportementale du bloc Synthétiseur de fréquences à PLL à 77 GHz de l’émetteur FMCW d’un
Radar pour application automobile sous ADS et par codage en VHDL-AMS sous Mentor Graphics. Puis, conception, via les
outils GoldenGate d’Agilent sous l’environnement Cadence Virtuoso, d’un diviseur de fréquences par 2 en structure
différentielle en technologie BiCMOS HBT SiGe.

D’avril 2010 à avril 2011 (12 mois)
Assistant de recherche – Concepteur de circuits et systèmes intégrés RF — au Département Génie Electrique de l’École de
Technologie Supérieure (ÉTS) de l’Université du Québec – Montréal [Canada].
Étude théorique, définition et préparatifs en vue d’une modélisation comportementale, sous ADS et SystemVue, d’une
tête de réception multibande à échantillonnage direct RF selon le concept Software Defined Radio (en "SDR") pour une
intégration complète en filière CMOS submicronique sous forme de RFIC, en vue du traitement de tout le spectre GNSS
(GPS, GLONASS, GALILEO et BEIDOU) disponible en bande L ([1 – 2] GHz) dès la décennie 2010 – 2020.
Rédaction d’une problématique de recherche sur les récepteurs SDR ultra – large bande disponibles dans la bande L.

De [mi-] janvier 2009 à [fin] décembre 2009 (11,5 mois)
Ingénieur concepteur de circuits intégrés analogiques et RF en CDD — Laboratoire d’Intégration du Matériau au Système
(IMS) [CNRS UMR 5218], projet européen DOTFIVE, à Bordeaux
Étude et conception (saisie de schémas, simulations, layout), sous l'environnement Cadence Virtuoso, d'oscillateurs en
anneau de type "Low power RF ring oscillators" sur la plage de fréquences [3,8–4,7] GHz dans la filière BiCMOS SiGe : C 130 nm
du fondeur STMicroelectronics, tests de fiabilité (DRC, LVS, extraction de parasites et simulations post-layout) inclus.

De mars à septembre 2008 : Stage industriel chez Freescale Semiconductor à Toulouse
Étude et modélisation d’un synthétiseur de fréquences à PLL via les outils ADS Analog/RF (Agilent) et MATLAB.