Mission en assistance technique pour la Française des Jeux Suresnes
Etude des cas d'utilisations des terminaux de jeux
Ecriture de tests à partir des exigences de la spécification sur Refertest
Utilisation de l'environnement de simulation afin d'exécuter les tests
Remontée de bugs sur le logiciel Jira
Ecriture de script de test afin d'automatiser la partie de non-régression en utilisant Selenium
Participation au support avec le client remontée de bugs, modification des cas de tests
Etude du fonctionnement d'octroi des crédits en fonction des pays France / Italie /Espagne
Participation à l'écriture des tests d'acceptances
Ecriture des tests BDD notamment avec le développeur
Ecriture de tests à partir des exigences de la spécification dans Test Manager
Automatisation des tests de non-régression avec Sélénium Web Driver
Remontée de bugs au près des développeurs
Contribution à la mise en place du process qualité
Mission en forfait pour Thales Communication Gennevilliers sur le projet Artemis/Kalb
Ecriture de la spécification en fonction des exigences du client
Codage des blocs et tests unitaires en VHDL
Rédaction des procédures de tests
Réalisation d'un environnement de simulation pour tester le fonctionnement du FPGA
Campagne et validation des tests
Intégration et validation sur la carte du client
Mission chez Sagem à Massy dans la division Combat terrestre sur le système FELIN
Etude du fonctionnement des sous-systèmes optroniques du FELIN
Etude des cas d'utilisations à partir de la spécification
Rédaction des procédures de tests à partir des exigences du client sur Testlink
Ecriture des scripts pour tester le fonctionnement des sous-systèmes
Intégration des nouvelles versions logicielles
Réalisation de la campagne et Validation du fonctionnement des sous-systèmes
Description d'un algorithme de March test mémoire en langage Verilog pour tester les mémoires internes du
FPGA intégré dans les cartes d'émulation de Mentor Graphics
Étude de l'architecture d'un FPGA full-custom
Écriture de script python pour configurer, placer et router les composants du FPGA afin de tester leurs fonctionnalités