Mehdi - Consultant VHDL

EXPERIENCES PROFESSIONNELLES

10/12 – now STEricsson (Grenoble)
Ingénieur Vérification Intégration
Circuit 8680 : Multimedia SoC and integrated LTE for Smartphones ST-ERICSSON
- Développement des tests d’intégrations et systèmes pour le sous-système USB3
- Amélioration de la structure du TB.
Environnement technique :
QuestaSim, Clearcase, VHDL, Verilog, C.
06/12 – 09/12 EASII-IC (Grenoble)
(4 mois) Verification Team Leader
Circuit s855 : 3Mpixel Imager for Nokia mobile phones
- Définition de plan de vérification et implémentation de nouveaux tests.
- Vérification fonctionnelle/Intégration des IPs selon le standard SMIA++
- Exécution et debug des tests RTL/Gate/DFT/FPGA.
- Modélisation et simulation mixte.
- Management technique et humain de 4 personnes.
Environnement technique :
NCsim, Synchronicity, VHDL, Verilog.
07/11 – 05/12 STEricsson (Grenoble)
(11 mois) Ingénieur Vérification numérique – Leader technique
Circuit 9600 : SoC pour les smartphones 4G ST-ERICSSON - Protytapage FPGA
- Compilation et Elaboration du chip et adapter les IPs pour le prototypage FPGA.
- Mise en route du circuit et debug de la liste de regression.
- Feedback sur le design et amélioration de la qualité du code HW/SW.
- Management technique du projet.
Environnement technique :
2/3
QuestaSim, Clearcase, VHDL, Verilog, C.
01/11 –06/11 STEricsson (Grenoble)
(4 mois) Ingénieur Vérification numérique
Circuit 9600 : SoC pour les smartphones 4G ST-ERICSSON
- Développement des tests de vérification d’intégration des blocs SPI, UART, Muti-Timer, IrDA et IRRC.
- Participation au développement de TestBench Verilog générique et modulaire.
- Support des équipes vérification sur de nouveaux projets dans l’utilisation du testeur USB 2.0
Environnement technique :
QuestaSim, NCsim, Clearcase, VHDL, Verilog, C.
04/10 –12/10 STEricsson (Grenoble)
(9 mois) Ingénieur Vérification numérique
Circuit 7600 : SoC pour la téléphonie 4G ST-ERICSSON
- Développement des tests de vérification d’intégration du CPU ARM Cortex A11, USB, DMA, contrôleur
mémoires statiques et UART.
- Amélioration de la structure du TestBench Verilog et du flow de génération des testers.
- Spécification du plan de vérification d’une nouvelle IP USB 2.0 OTG.
- Développement d’un testeur USB Denali en Verilog et de l’application SW de setup.
- Support équipe intégration dans la résolution des bugs RTL et validation des patchs.
Environnement technique :
QuestaSim, NCsim, Clearcase, VHDL, Verilog, C.
08/08 – 03/10 Circuit M700 : SoC pour la communication 4G ST-ERICSSON
(19 mois)
- Développement et mise à jour des tests registres et fonctionnelles pour le bloc de DEBUG, BUS AXI,
Contrôleur mémoire statique à base d’IP ARM PL35x, du bloc de sécurité HAM et des Fuses.
- Tracking des bugs Software et Hardware.
- Support des équipes intégration et Timing Analysis pour la production des scenarios ciblés de tests.
- Production et mise à jour du TestBench Verilog.
- Participation aux simulations Gate-level en développant des tests pour le bloc du DEBUG.
Environnement technique :
QuestaSim, Clearcase, Eclipse, VHDL, Verilog.
02/08 – 06/08 STMicroelectronics (Grenoble)
(5 mois) Stage de fin d’étude Ingénieur Vérification numérique ASIC
Circuit STB7111 : Circuit multimédia numérique (1400K portes)
ARM926EJS, Architecture muti-core
- Spécifications : définition du cahier de charge des modèles de vérification TLM.
- Implémentation de deux modèles de vérification TLM I²C et UART.
- Amélioration de la plateforme de test en implémentant la vérification séquentielle et parallèle.
- Participation à la validation d’un nouvel outil de vérification de « non-regression »
Environnement technique :
VHDL, SystemC, NCSim, PERL, Tck/Tk.
06/07 - 09/07 Selecom (Perpignan)
(4 mois) Stage Ingénieur prototypage FPGA.
WIMAX Repeater 802.16 : Circuit pour la télécommunication 4G
- Définition d’un nouveau produit de la gamme des répéteurs de Protocol >3G
- Spécification technique du montage et de l’IP de traitement de signal
3/3
- Prototypage et caractérisation du circuit avec un FPGA Cyclone II.
Environnement technique :
QuartusII, ADS.