Alexandre - Chef de projet VHDL

Ref : 130715L001
Photo d'Alexandre, Chef de projet VHDL
Compétences
Expériences professionnelles
  • SOCIETE: CIELE INGENIERIE DEPUIS 07/2012
    Poste: Responsable produit et développement FPGA
    Développement de produits électroniques complexes depuis la création de la société CIELE.
    Projet: CI-LEX Platform.
    Développement d’une plateforme FPGA (matériel, IP, logiciel) générique.
    • Développement du produit:
    o Analyse de marché et positionnement du produit
    o Mise en place de partenariats avec des fondeurs et sous traitants
    o Rédaction des spécifications fonctionnelles sous formes d’exigences
    • Management d’une équipe R&D de 5 ingénieurs:
    o Suivit hebdomadaire qualité, coûts, délais, process
    o Analyse et suivi des risques projets
    • Projets réalisés :
    Détecteur d’éclair : Développement d’un capteur BF pour détecter et caractériser des éclairs.
    Le signal est capté par 3 antennes, puis adapter via une carte analogique de pré amplification / filtrage. Les signaux sont ensuite numérisés et traités par des algorithmes intégrer dans la plateforme CI-LEX.
    - Réalisation du planning et du budget
    - Choix et justification de l’architecture
    - Rédaction de la spécification
    - Suivit du projet
    Carte de distribution d’alimentation: Développement d’une carte de distribution d’alimentation pour 10 équipements alimentés par batterie et gérer par une centrale d’acquisition.
    - Développement de la carte électronique sous Altium
    - Suivit du routage
    - Développement en VHDL du CPLD
    Carte d’acquisition analogique/numérique 4 canaux à 20 MSPS : Développement d’une carte d’acquisition pour traitement numérique sur FPGA
    - Architecture électronique et choix composants
    - Suivit projet
    FPGA system validation board : Développement d’une carte permettant de valider des systèmes numériques en avance de phase. L’objectif est de pouvoir simuler numériquement l’environnement réel du système.
    - Architecture électronique
    - Suivit projet
    FPGA IP: Développements de plusieurs IP génériques.
    - Planning
    - Rédaction des spécifications fonctionnelles et architectures sous forme d’exigence
    - Suivit du développement
    - Tests et validations

    SOCIETE: PHILIPS AUTOMOTIVE LIGHTING 11/2010 – 06/2012
    Projet : Feux de jour à LED – Paris / Chine / Allemagne / Bulgarie / Belgique
    Responsable des Projets de développement des éclairages feux de jour à LED automobile, after-market des constructeurs ou fournisseurs, pour des lancements internationaux.
    Fonction : Chef de projet
    Gestions de 5 projets aftermarket de l’étude de marché au lancement commercial.
    Gestions de 2 projets en première monte pour TOYOTA (Bruxelles), et BMW (Munich) de la spécification au démarrage série.
    Volume / projet : 10 à 50Kpcs ….
    • Interlocuteur principal Client pour tous les Projets constructeur
    • Gestion Qualité / Coût / Délai des développements
    • Définition et mise en place des Roadmaps Produits avec les managers Business et Global Marketing
    • Gestion : qualité projet (1000ppm), coût (~1M€ de budget R&D annuel) et délai (6-12 mois)
    • Plan de réduction des coûts (10% cost savings)
    • Management des équipes : Architectes système à Aachen ; experts Optique et Design à Eindhoven ; Achats, R&D, logistique, Qualité Développement/Fournisseur à Shanghai (min. 12 personnes)

    SOCIETE: VALEO DEI 07/2008 – 10/2010
    Poste : responsable de conception électronique
    Projet: TCM COM A9
    Réalisation d’un ensemble Haut De Colonne (HDC) destiné à être installé dans certains véhicules Peugeot et Citroën.
    Le HDC sert à gérer certaines fonctions sécuritaires et critiques dans la vie d’une voiture : gestion du transpondeur, la liaison RF (avec le Plip), les comodos, communication CAN et LIN avec d’autres équipements.
    Taches réalisées :
    Analyse du besoin
    Gestion de la traçabilité des exigences
    Justification de composants sous Mathcad et Pspice
    Conception de la carte électronique
    Gestion des essais CEM
    Gestion des essais climatiques
    Gestion du routage, de la fabrication et du câblage des cartes
    Réalisation de l’AMDEC
    Suivi des essais de validation
    Environnement technique :
    Outils de CAO : Cadence
    Outils de bureautique : Microsoft Office, Mathcad
    Électronique : alimentation, RF, CAN, son polyphonique,

    SOCIETE: CIELE INGENIERIE 10/2007 – 06/2008
    Position: Responsable Hardware FPGA
    Projet : MSAV25K
    Développement d’un détecteur de tension / courant caténaire (SIL2/3) pour de la distribution d’alimentation reconfigurable en environnement ferroviaire.
    Taches réalisées :
    Analyse du besoin
    Suivi du projet
    Définition de l’architecture du système
    Conception de la carte électronique
    Spécification et conception détaillée de la carte
    Conception détaillé du firmware
    Étude et test de la consommation d’une liaison SPI optique
    Étude et intégration des IP FIR d’Altera dans le FPGA
    Étude et intégration d’un autotest
    Développement en VHDL du FPGA
    Simulation RTL sous Modelsim
    Intégration, validation et mise au point du système
    Environnement technique :
    Technologies : FPGA (Altera Cyclone 2 et Cyclone 3)
    Interface de communication : SPI
    Outils de CAO : Altium designer
    Outils de développement : Quartus
    Outils de bureautique : Microsoft Office
    langage : VHDL
    Électronique : Filtrage numérique, comptage numérique, ADC, DAC, Fonctions trigonométriques, alimentation optique.
    Projet : Réalisation d’une carte électronique pour un banc de test d’un système radar
    Taches réalisées :
    Analyse du besoin
    Suivi du projet
    Définition de l’architecture du système
    Conception de la carte électronique
    Spécification et conception détaillée de la carte
    Développement en VHDL du CPLD
    Validation et mise au point du système
    Environnement technique :
    Technologies : CPLD (Altera MAX II)
    Interface de communication : RS485
    Outils de CAO : Altium designer
    Outils de développement : Quartus 7.2
    langage : VHDL

    SOCIETE: JOHNSON CONTROLS 05/2007 – 09/2007
    Poste : Coordinateur Hardware
    Projet : Réponse à appel d’offre pour un Display intégrant un FPGA
    Analyse du cahier des charges
    Définition de l’architecture
    Lancement des appels d’offres auprès des fournisseurs
    Spécification des études de faisabilités de routages et thermiques
    Estimation du coût
    Mise en place du planning Hardware en coordination avec les autres métiers
    Rédaction de la proposition technique
    Poste : Ingénieur Hardware
    Projet : Développement d’un afficheur avec Bluetooth.
    Proposition d’architecture
    Étude de faisabilité de transmission vidéo via Bluetooth
    Environnement technique :
    Microcontrôleur : Renesas SH2/ SH4
    Bluetooth : CSR, Alps
    FPGA : Cyclone 2
    Interface de communication : USB, I2C, CAN, LVDS, SPI

    SOCIETE: TEMEX SYNC 02/2006 – 04/2007
    Poste : Ingénieur hardware, gestion de projets
    Projet : Etude et développement d’un produit de synchronisation par GPS temps et fréquence.
    Produit constitué de 2 modules horloges synchronisés par GPS afin d’assurer la redondance. Une 3ème carte assure les fonctions de distributions temps / fréquence ainsi que la commutation. Le tout est contrôlé par une carte PC104.
    Taches réalisées :
    Tâche de gestion :
    o Gestion des approvisionnements et recherche de doubles sources en avance de phase
    o Gestion de l’implantation (placement, routage)
    o Gestion des sous traitants et fournisseurs (placement routage, approvisionnements, mécanique)
    o Rédaction des spécifications du module de commutation
    o Rédaction du dossier de définition
    Tâche technique :
    o Conception de l’architecture du système.
    o Saisie de schéma sous Orcad
    o Etude théorique, simulation et test des blocs analogique
    o Conception de l’étage de sortie (amplificateur + filtre)
    o Etude de l’implantation du protocole IEEE1588
    o Etude et tests C.E.M.
    o Etude du bruit de phase
    o Développement en VHDL du FPGA
    Environnement technique :
    Technologies : FPGA (Altera), NIOS II, PC104, GPS
    Interfaces de communications : RS232, Ethernet, I2C, IEEE1588
    Outils de CAO : Orcad
    Outils de développement : Quartus
    Outils de bureautique : Microsoft Office
    langage : VHDL
    Electronique : Filtrage analogique, AC/DC, DC/DC, CEM
    Autres : GPS, asservissement, Filtrage de Kalman
    Projet : géo localisation militaire.
    Conception d’une carte, sur équipement de synchronisation, de génération de signaux analogiques et numériques.
    Taches réalisées :
    Saisie de schéma sous Orcad
    Développement en VHDL du FPGA
    Gestion des sous traitants (placement routage, fabrication du PCB, approvisionnements, mécanique, câblage)
    Gestion des modifications des composants du produit de synchronisation et du software embarqué
    Modification du filtre analogique de sortie
    Rédaction du dossier de définition
    Rédaction du plan de tests
    Recette finale avec le client
    Environnement technique :
    Technologies : FPGA (Altera), GPS
    Interfaces de communications : RS422, SPI, Bus micro
    Outils de CAO : Orcad
    Outils de développement : Quartus
    Outils de bureautique : Microsoft Office
    langage : VHDL

    SOCIETE: AXESS TECHNOLOGY (RENNES) 03/2005 – 12/2005
    Poste : Ingénieur design et support
    Projet : gestion d’une flotte automobile
    Conception d’une carte GPS
    Taches réalisées :
    Elaboration du cahier des charges
    Conception de la carte électronique
    Mise en place des procédures de test
    Supervision de la production en usine
    Implémentation d’un module bluetooth pour démonstration
    Environnement technique :
    Technologies : Bluetooth, GPS
    Outils de CAO : Cadence
    Projet : Boîtier bluetooth
    Etude et développement d’un boîtier de mesure bluetooth pour un banc de test appliquer à l’industrie automobile.
    Taches réalisées :
    Etude de faisabilité
    Conception du boîtier
    programmation en assembleur et langage C sur PIC16
    tests et validation
    Environnement technique :
    Technologies : Bluetooth
    Microcontrôleur : pic 16
    Outils de CAO : Cadence
    langage : Assembleur, C

    SOCIETE: GLOBAL REFUND 10/2004 – 02/2005
    Poste : Ingénieur développeur
    Projet :
    Développement d’une application intranet en VB.net destinée à gérer des opérations de débits, crédits sur une base Access chez Global Refund.
    Taches réalisées :
    Analyse du problème lié à la nouvelle stratégie
    Définition des spécifications avec la direction
    Développement de l’application
    Formation des employés
    Environnement technique :
    Système : Windows 2000,
    Langages : VB.Net, SQL
    Outils utilisés : Visual Studio.net, Access et Excel 2003

Études et formations
  • NVIRONMENT
    Développement de produits électroniques, du concept à l’industrialisation
    ENVIRONNEMENT TECHNIQUE
    Modélisation sous MATLAB, Mathcad, Pspice, Modelsim
    Langage VHDL
    Outils de développement : Altera Quartus II / SOPC Builder, Orcad, Altium
    Outils de bureautique : MS Project, Word, Excel, Powerpoint
    DOMAINES DE COMPETENCES
    Rédactions de spécifications fonctionnelles et détaillés sous forme d’exigences
    Analyse et calcul de la fiabilité (EFMEA)
    Développement de cartes électroniques analogiques et numériques
    Conception de composants programmables (FPGA, CPLD) en VHDL
    Management d’équipe R&D international
    Gestion des fournisseurs
    Contrôle des coûts, du planning et de la qualité projet

    FORMATION
    2003 Master of Science in Electronic Engineering, Stafford University

    LANGUE
    Anglais: courant

D'autres freelances
Chef de projet VHDL

Ces profils pourraient vous intéresser !
CV Chef de projet AGILE
Rahmoun

Chef de projet AGILE

  • PONTOISE
AGILE PRINCE II MS PROJECT PROJECT MANAGEMENT OFFICE PMO AUTOCAD C VHDL JAVA PYTHON
CV Expert FPGA et ASIC
Karim

Expert FPGA et ASIC

  • CESSIEU
FPGA VHDL XILINX ALTERA GIT SCRIPT SHELL SCRUM C
CV Ingénieur FPGA, Chef de project technique, spacial et defense
Mohammad

Ingénieur FPGA, Chef de project technique, spacial et defense

  • PALAISEAU
VHDL FPGA XILINX C PYTHON MATLAB Avionics Aerospace & Defense LINUX AGILE
CV Chef de projet Développeur LABVIEW C++ C Arduino
Jessugnon Paul

Chef de projet Développeur LABVIEW C++ C Arduino

  • MORSANG-SUR-ORGE
Arduino LABVIEW C++ C VHDL
CV Chef de projet SYSTEMES EMBARQUES
Yassine

Chef de projet SYSTEMES EMBARQUES

  • COURBEVOIE
SYSTEMES EMBARQUES JAVA PYTHON iOS C LABVIEW MATLAB VHDL Arduino FPGA
CV Chef de projet / PO
Sofiane

Chef de projet / PO

  • RILLIEUX-LA-PAPE
PACK OFFICE C AGILE MYSQL PHP CRM VHDL GRAFCET JAVASCRIPT VMWARE
CV Chef de projet C
Christophe

Chef de projet C

  • LES ADRETS
C VHDL SYSTEMES EMBARQUES VISUAL C++
CV Chef de projet VHDL
Rachid

Chef de projet VHDL

  • Chelles
VHDL HIBERNATE C J2EE C++
CV Développeur LABVIEW
Darcy

Développeur LABVIEW

  • Corbeil-Essonnes
LABVIEW ETHERNET MYSQL C SCRUM VHDL VISUAL BASIC PCVUE SCADA GRAFCET
CV Chef de projet FPGA
Laurent

Chef de projet FPGA

  • strasbourg
VHDL XILINX SPARTAN XILINX VIRTEX FPGA UDP/IP C CADENCE