Sdfds - Administrateur système ABAP

02/2006 à ce jour - silicom
RESPONSABLE ARCHITECTURE LOGICIELLE TEMPS REEL

Au sein d'une équipe de 3 à 7 collaborateurs, ce poste consiste à être responsable de la conception, réalisation logicielle et de l'intégration, mise au point des systèmes suivants:
-Récepteur (Base Station) GPS nouvelle génération (L1/L2/L5, C, C/A, P) pour l'ETRI.
-Analyseur de dégradation de signaux GPS (L1 C/A) pour la DGA.
-Récepteur scientifique de signaux GPS ( L1/L2, C/A, P, P(Y) ) pour la DGA.

Application Multithreads temps réel sous Linux :
- Acquisition FFT/IFFT, Séquentielle
- Discriminants FLL, PLL, DLL
- Décodage Viterbi
- Décodage message de navigation NAV, CNAV
- Algorithmes PVT, GDOP, VDOP, HDOP
- Mesures N0, C/N0, J/S, Phase...
- NMEA
- Interface Web
- Rinex 3.0

ETRI (Electronics and Telecommunications Research Institute).
DGA (Délégation Générale pour l'Armement).
03/2005 à 06/2005 - esiea
Projet école d'ingénieur

Créateur d'un projet innovant composé d'une équipe de 4 élèves pour développer un système permettant avec une application (J2ME) sur PDA de commander des µContrôleurs (Rabbit 2100) en Tcp-Ip en passant par un serveur (J2EE).
04/2004 à 10/2004 - snrr
CONCEPTION ELECTRONIQUE

Adaptation d'un radar marine (Furuno) pour en faire un radar météorologique permettant la détection de grêle:
-Conception d'une carte d'interface entre la sortie vidéo du radar et la carte d'analyse (Vidéo, asservissement analogique).
-Conception d'une carte d'analyse vidéo de la densité volumique des nuages (traitement du signal, numérique).
11/2001 à 04/2002 - Lycéé des Remparts
Projet BTS

Conception et réalisation de cartes électroniques pour faire communiquer 12 µContrôleurs 68HC11 par un bus CAN.
05/2001 à 07/2001 - aéroport marseille provence
Stage

Conception d'une carte électronique POST (Power On Self Test) permettant de détecter les composants défaillant d'un ordinateur via le port ISA.

2003 à 2006
Ecole d’ingénieur ESIEA (Ecole Sup. d’électronique, informatique et automatique):
Electronique embarquée, Temps réel, Réseau, Traitement du signal.

2002 à 2003
Classes préparatoires + DEUG

2000 à 2002
BTS Electronique

Langage C (POSIX temps réel), Assembleur(µC), VHDL (Débutant), Octave, Html, Php.

Cible PC (Linux), µControlleur (68HC11, 8051, Rabbit2100), PowerPC (ppc405), DSP (TMS3250), FPGA (Virtex4).

Protocole / Bus Compact PCI (PLX), ISA, Ethernet (TCP/IP), CAN, X25, RS232, RS485.

Logiciels spécifiques Eclipse (GCC,GDB,Valgrind), MinGW, VisualC, Labwindows CVI, Winmerge, Glade (Gtk), GIMP, Octave, Matlab, Simulink, ISE, ModelSim, Ethereal (wireShark), Protel, Isis, Ares, CVS, MsProject.