CV/Mission XILINX SPARTAN freelance

Résumé des emplois de Julien,
freelance XILINX SPARTAN résidant dans les Yvelines (78)

• Directeur technique

  chez Naept
  Jan 2019 - aujourd'hui

  ● Gestion d’entreprise
  ● Développement Web
  ○ Développement d’un service d’API avec le framework Laravel
  ○ Développement d’une application Web avec le framework VueJS
  ○ Mise en place d’un serveur de notifications laravel Echo
  ○ Mise en place d’un serveur ProseMirror pour un éditeur de texte collaboratif
  ○ Dockerisation des différents services de l’application globale
  ○ Déploiement automatique de l’application avec Gitlab
  ● Formation
  ○ Cours de VHDL en école d’ingénieure
  ○ Interventions sur la qualité documentaire

• Expert Électronique numérique

  chez JCDecaux
  Jan 2014 - Jan 2019

  ● Électronique numérique (FPGA)
  ○ Optimisation de l’utilisation des ressources et ajouts de fonctionnalités sur des
  chaînes d’affichage existantes
  ○ Étude, définitions d’architecture, et implémentation des nouveaux écrans à LED
  ○ Implémentation d’algorithmes de traitement d’image
  ○ Utilisation poussée des ressources d’horloge
  ● Logiciel embarqué
  ○ Développement de software embarqué dans des cartes centrales d’abribus
  intelligent
  ○ Développement de software embarqué dans des cartes périphériques d’abribus
  intelligent
  ○ Développement de software embarqué dans des cartes périphériques de toilettes
  publiques
  ● Cartes électroniques
  ○ Développement complet d’un testeur de disjoncteurs hors tension
  ○ Développement de cartes d’affichage à LED

• Ingénieur Électronique

  chez Viveris Technologies
  Jan 2012 - Jan 2013

  Travail en bureau d’étude pour différents clients :
  ● JCDecaux - Reprise et améliorations FPGA
  ○ Conseil au client sur la technologie FPGA
  ○ Reprise, correction et amélioration de performances sur une chaîne d’affichage vidéo
  complète
  ● Alstom Power – Rénovation de cartes de commande d'électrovannes pour une centrale
  nucléaire.
  ○ Écriture des dossiers de conception de 4 cartes et de 4 FPGAs.
  ○ Conception et saisie de la schématique électronique des cartes.
  ○ Codage de 2 FPGAs
  ○ Écriture des dossiers de validation des FPGAs.
  ● IFP - Investigation de panne
  Analyse d’un défaut du système de sauvegarde de l’alimentation sur une série de
  cartes.
  ○ Compte-rendu d’analyse et propositions de solutions (simulations à l’appui).

• SAGEM
  2011 - 2012

  Suite à une évolution d’algorithme de traitement vidéo, j’ai été en charge de la mise à jour de
  cet algorithme dans une chaine de deux FPGA Xilinx Virtex 4 :
  ○ Codage en langage VHDL. ○ Contraintes de timing sévères. ○ Traitement d’image.
  ○ Compression/décompression de données pour le transfert entre les 2 FPGA.
  ○ Test-bench automatiques de comparaison des traitements avec les résultats Matlab.
  ○ Validation sur carte.
  ○ Mise à jour des documents de spécifications FPGA, documents de conception,
  documents de tests, et documents de validation.
  ○ Gestion de projet.

• BOMBARDIER TRANSPORTS
  2011 - aujourd'hui

  Projet de 9 mois.
  Le but de ce projet est de réaliser un banc de test capable de tester tous les équipements du
  train dans leur situation finale en simulant tout l’environnement de ce dernier. Pour cela, des
  équipements de test doivent être développés afin d’espionner et/ou de se substituer aux
  signaux discrets destinés aux équipements du train.
  Notre équipe est responsable de l’interfaçage avec le train. Nous avons donc dû étudier le
  train afin de définir la nature des signaux à interfacer. Nous avons ensuite conçu et
  développé des cartes de conditionnement des signaux discrets. Nous avons ici travaillé avec
  des signaux de puissance.
  ○ Définition du besoin du client (nature des signaux à espionner/générer, situation
  géographique du repiquage, …).
  ○ Rédaction des plans de câblage destinés aux câbleurs responsables de réaliser la
  connexion entre le train et nos équipements de test.
  ○ Maquettage des fonctions électroniques des cartes de conditionnement de signaux
  et mesure de performances.
  ○ Choix des solutions technologiques implémentées sur les cartes électroniques.
  ○ Rédaction des spécifications de placement/routage destinées au sous-traitant
  responsable de la réalisation des cartes. ○ Mise au point des prototypes.
  ○ Rédaction des procédures de validations des cartes en série.
  ○ Conception des outillages de validation. ○ Participation à la gestion de projet. ○ Conception mécanique des boitiers avec prise en compte des contraintes
  d’encombrement du câblage filaire et des différentes configurations de carte.

• Développement d'un lecteur enregistreur vidéo haut débit.

  SAGEM
  2010 - aujourd'hui

  Projet de 6 mois.
  Le but de ce produit est de réaliser des transferts de donnée en flux continu et ininterrompu
  à 50 Mo/s entre un bus parallèle au format propriétaire SAGEM et un disque dur SATA dans
  les 2 sens. L’équipement est basé sur une architecture PC classique sous linux Debian et est
  équipé d’une carte FPGA Xilinx Virtex 5 connectée sur le port PCI-Express du PC. Le FPGA est
  responsable du transfert des données entre le bus parallèle et le bus PCI-Express. Il utilise
  également la mémoire DDR2 présente sur la carte comme tampon pour palier les opérations
  discontinues du PC dues à l’utilisation d’un OS.
  Les tâches accomplies lors de ce projet sont les suivantes :
  ○ Développement d'une carte pour interfacer le FPGA avec le bus propriétaire du
  client.
  ○ Développement du logiciel PC responsable de la configuration du FPGA et du
  transfert des données entre le port PCI-Express et le disque dur du PC.
  ○ Développement du micro-logiciel du FPGA en langage VHDL. ○ Participation à la gestion de projet.

• Réalisation d'une conversion protocolaire en temps réel pour la commande d'une boule gyrostabilisée.

  SAGEM
  2010 - aujourd'hui

  Projet de 5 mois.
  ○ Système réalisé sur une plateforme PC104 avec linux embarqué. ○ Codage en langage C++.
  ○ Conversions de commandes sur quatre liaisons RS422 réalisée en temps réel.
  ○ Utilisation de mutex et sémaphores. ○ Utilisation de timers pour l’envoi périodique des trames.

• Réalisation d’une messagerie pour un banc de test

  ● Thales
  2010 - aujourd'hui

  Projet de 6 mois.
  Ce produit est connecté au produit à tester par un lien RS644 full duplex. Il permet de dater
  les trames reçues et envoyées. Il est paramétrable par interface PC pour envoyer des trames
  fonction d’une trame reçue avec un délai configurable. Il est également interfacé à des CAN
  dont les valeurs de conversion peuvent être utilisées pour remplir des champs de certaines
  trames et à des CNA dont les sorties peuvent prendre les valeurs d’un champ de certaines
  trames. Le choix des trames et des champs est paramétrable par l’interface PC.
  ○ Codage en VHDL pour une cible Xilinx Spartan III. ○ 80% des ressources du composant programmable sont consommées.
  ○ Conception de la carte d’interface contenant les CAN, les CAN, les alimentations, et
  la connexion à la carte FPGA.
  ● SAGEM – Participation à un projet de modification d’un concentrateur de données de vol
  avion. (2009)
  Projet de 4 mois soumis à la DO 254.
  ○ Codage d’un CPLD responsable du routage de signaux de bus numériques UART et
  SPI. 90% des ressources du composant programmable sont consommées.
  ○
  ○ Codage d’un CPLD de gestion d’IHM (3 boutons et un afficheur LCD) communiquant
  par UART.
  ○ Rédaction de la spécification, du code, du plan de test et de la procédure de
  validation de chacun des CPLD.
  ○ Les deux composants utilisés sont des CPLD Altera MAX7000.
  de manière récurrente ou « one shot », pour envoyer une ou plusieurs trames de réponse en
  fonction d’une trame reçue avec un délai configurable. Il est également interfacé à des CAN
  dont les valeurs de conversion peuvent être utilisées pour remplir des champs de certaines
  trames et à des CNA dont les sorties peuvent prendre les valeurs d’un champ de certaines
  trames. Le choix des trames et des champs est paramétrable par l’interface PC.
  ○ Codage en VHDL pour une cible Xilinx Spartan III. ○ 80% des ressources du composant programmable sont consommées.
  ○ Conception de la carte d’interface contenant les CAN, les CAN, les alimentations, et
  la connexion à la carte FPGA.

• Ingénieur Électronique

  chez Safran Engineering Services (Service Prototype et Industrialisation)
  Jan 2009 - Jan 2012

  Travail en bureau d’étude pour différents clients :
  ● SAGEM – Développement de modules d’interface FPGA (2012)
  Projet de 3 mois.
  Développement sur FPGA Xilinx Spartan 6 des modules suivant :
  ○ Décodage de convertisseurs analogiques/numériques SPI et détection de seuil pour
  la surveillance des tensions et courants d’alimentation des composants actifs de la
  carte.
  ○ Décodage des sondes de température PWM pour la surveillance des points critiques
  de la carte.
  ○ Gestion des mises sous tension et hors tension du DSP de la carte (séquençage des
  alimentations, PLLs, resets).
  ○ Pilotage des PLLs externes via lien SPI.
  ○ Gestion du multiboot (Implémentation du module ICAP) pour autoriser plusieurs
  versions de code FPGA.
  ○ Implémentation d’une interface avec le DSP de la carte (Bus EMIF). Ce module à de
  fortes contraintes de timing et à bénéficié d’un préplacement de ressources
  critiques. ○ Génération de PWMs.
  ○ Gestion de projet

• Participation à un projet de modification d’un concentrateur de données de vol avion.

  ● SAGEM
  2009 - aujourd'hui

  Projet de 4 mois soumis à la DO 254.
  ○ Codage d’un CPLD responsable du routage de signaux de bus num...