CV/Mission d'Expert vhdl freelance

Exemple de missions de Joël,
Expert vhdl habitant l'Eure (27)

• SYNOPSIS Système –Les Ulis
  Jan 2005 - Jan 2006

  Projet : carte acquisition numérique à 2Ghz
  Développement d’un FPGA virtex2Pro permettant l’acquisition numérique de signaux par un ADC et mémorisation dans deux types de mémoires DDR ram et Qdr ram l’ensemble de ces signaux mémorisés sont soit renvoyés sur un port Ethernet Gbit soit sur un DAC.

  Environnement Technique : XILINX virtex 2pro, modelsim, synplify Carte QINITIC

• THALES Sytèmes - Colombes
  Jan 2004 - Jan 2004

  Projet : radio Altimètre numérique
  Expertise du VHDL écrit par le client et des tests bench associés
  Avec matrice de conformité suivant la norme Do254

• SAGEM – Eragny
  Jan 2003 - Jan 2004

• THALES Systèmes Aéroportés – Elancourt
  Jan 2002 - Jan 2003

  Projet : Expert FPGA, VHDL au sein du département système large bande, cœur système
  
  Contribution au projet :
  
  • Développement FPGA, VHDL sur le cœur système du récepteur large bande du système de guerre électronique I-MEWS
  • Intégration sur une carte avec un processeur ARM926
  • Ecriture en VHDL de la fonction AHB
  • Interfaçage du FPGA par bus AHB avec ARM926
  • Ecriture du logiciel bas niveau
  • Rôle transverse d’expertise sur la mise en place de méthodologies de développement applicables à toutes les activités du pôle « Ingénierie Produit »

  Environnement technique : FPGA Altéra et Xilinx (Virtex II Pro), VHDL, Radar, Contre mesure, processeur ARM9 et bus AHB, processeur NIOS, saisie de schéma Orcad Capture CIS.

• PHILIPS – Caen / Louviers
  Jan 2000 - Jan 2001

  Projet : Responsable d’une équipe de 8 personnes dans le cadre de projets ASICS
  
  Contribution au projet :
  
  • Développement de circuit de traitement vidéo permettant la compression image et le filtrage numérique
   Développement en FPGA dans un premier temps, puis portage en ASICS après validation
   Optimisation des consommations
  • Ecriture de toutes les spécifications
  • Ecriture de module en VHDL de la partie compression vidéo
  • Support avec les designers pour résoudre les problèmes de timing
  • Interface avec les fondeurs et les fournisseurs

  Environnement Technique : FPGA(Altéra), VHDL, Verilog, Asics avec la synthèse physical compiler,analyse des timing avec prime time,optimisation de consommation avec power compiler , norme MPEG2.

• EOLRING - Caen
  Jan 1999 - Jan 2000

  Projet : Développement de FPGAs pour le secteur ‘Défense’
  
  Contribution au projet :
  
  • Développement d’un FPGA 10K30 de chez Altéra permettant un interfaçage entre un microprocesseur de chez Motorola power Quicc et deux contrôleurs Ethernet afin de réaliser un chiffreur déchiffreur Ethernet
  • Développement d'un deuxième FPGA 20K100 (APEX) de chez ALTERA permettant l’interfaçage entre un microprocesseur power Quicc et deux contrôleurs Ethernet cette 2ème version permettant un débit 100Mbits en chiffrage déchiffrage IP
   Réalisation d’une macro fonction PCI maître et esclave
   Réalisation d’un contrôleur de RAM 4 ports pour laquelle un brevet a été déposé

  Environnement Technique : FPGA(Altéra), VHDL.

• CS TELECOM – Fontenay-aux-Roses
  Jan 1999 - Jan 1999

  Projet : Développement d’une carte à base microprocesseur de chez Motorola Power Quick et de 2 FPGAs Altéra du type 10K50 et 10K50E. Cette carte a pour fonction principale la gestion d’un bus ATM à 622 Mbits qui fonctionne en mode maître. Elle intègre aussi les fonctions interfaçage avec le bus ATM des cartes distantes avec des drivers GTL. Les autres fonctions intégrées à cette carte sont le Bus UTOPIA (niveau 1 et niveau2), le Bus HDLC et l’interface permettant la connexion d'un bus SDH (Carte extension)
  
  Contribution au projet :
  
  • Développement dans les FPGAs en VHDL afin de permettre le portage dans un ASIC en technologie pré-diffusé (Chips Express)
  • Simulation complète de la carte sous Pspice
  • Développement d’une alimentation à découpage à base de composant LINEAR
   Alimentation avec 2 entrées : 48v est capable de fournir 6 tensions de sortie d'environ 1 Amp chacune

  Environnement Technique : FPGA(Altéra), VHDL.

• AEROSPATIALE
  1998 - aujourd'hui

  Projet : Développement d'un contrôleur 1553 complets (Gérant, abonné) pour intégration dans un missile
  
  Contribution au projet :
  
  • Développement dans un premier temps dans un FPGA 10K100A, ensuite dans un 10K200E (ALTERA)
  • Portage dans un ASIC de 100000 portes
  • Développement d'un banc de test pour ce contrôleur 1553

  Environnement Technique : FPGA(Altéra), VHDL.

• aujourd'hui

  Projet : Expert FPGA, VHDL au sein du département rénovation avionique
  Contribution au projet :
  
  • Etude et réalisation d’un schéma électronique pour la modification avionique pour mirage III pour le Pakistan,création ICD
  • Développement de 8 cartes électronique pour la gestion d’un banc de test avec des FPGA ALTERA écrit en VHDL ces FPGA on pour fonction interfacer toutes avionique du banc et de renvoyer toutes les information sur un PC industrielle (conduite de vol,combat,etc)
  • Une des principale fonction est de commuté des ouvertures de boucle, injecté sur différent discret une tension 28v de pouvoir relire ces discret et d’envoyer le statut vers le PC par un protocole RSLABO, ou vers des Leds
  • Modernisation d’un boîtier électronique de l’avion.
  • Ce banc de test sert aussi à la formation des pilotes

  Environnement Technique : FPGA(Altéra), VHDL,Avionique