CV NC : sélectionnez gratuitement les meilleurs profils

Freelances

Décrochez une mission de freelance NC en ajoutant votre CV sur notre plateforme. Vous rejoindrez ainsi notre réseau de 106.769 consultants sur l'ensemble du territoire national.

Déposez votre CV

Déjà inscrit ? Consultez nos offres de mission.

Entreprises 01 80 88 59 00

Recevez les meilleurs CVs de freelance NC en transmettant une proposition de mission gratuitement

Portage salarial

Vous désirez vous focaliser sur la réalisation de vos missions et ne pas vous occuper des tâches administratives, le portage salarial est une très bonne solution !

Recevoir un dossier Simulation en ligne
Nos derniers

profils NC

connectés
Aperçu d'emplois de Daniel, freelance NC résidant dans la Loire (42)

Dec 2009
Création d’une micro-entreprise de prestation de services en conception électronique
(********).

14-18 Sep 2009 Formation Compréhensive VHDL à Paris.

22 Nov 2008 Licencié économique suite à la fermeture du site Crédence Saint-Étienne.

Déc. 2003 – Nov. 2008 :
Credence
Saint-Etienne
Responsable de projets R&D fpga (équipes de 4 à 6 personnes) :
 Designer FPGA :
• Conception et validation de FPGA rapides, complexes, multi-domaines d’horloge, multi-millions de portes. Design du séquenceur principal et des gestionnaires de mémoires (DDR, DDR-II, ZBT, QDR-II) des équipements digitaux utilisés pour le test fonctionnel et structurel des circuits intégrés électroniques. (********.nsf/published/Sapphire)

 Evaluation Virtex 5 et Stratix 2 , comparatif technique et commercial.

 2008 Séquenceur à base de Virtex 5 ( outils Synplicity & NC Verilog) interface DDR2

 2006 Séquenceur a base de Virtex 4 LX60 ( outils Synplicity & NC Verilog) interface DDR2

 2005 Suivi du développement d’une Macro-fonction IP fpga réalisée avec une société indienne (Spike Technology).

 2003 Séquenceur a base de Virtex II 3000 ( outils Synplicity & NC Verilog) interfaces DDR , ZBT

• Codage, synthèse et layout puis validation sur la carte prototype, et intégration dans le système.
 Développement de test bench et de scripts en langage C, python.
 Analyse statique de timing et optimisation du design pour atteindre les performances : 200Mhz horloge, interfaces rapides : LVDS, DDR, 1.6 / 3.2Ghz serdes.

 Responsable de projet :
• Maître d’œuvre dans la définition du projet au niveau système, mais également participation active à sa réalisation et au suivi en production.
 Planning, revues , contacts clients et fournisseurs.
 Documentation .
 Suivi du projet (4 à 6 personnes), liens étroit avec la filiale US.
 Résolution des problèmes, support aux équipes internes.

Environnement technique :
 NCverilog, Modelsim
 VHDL ( Formation VHDL advanced Sep 2009 Paris)
 Verilog, langage C
 Station Unix puis PC Windows 2000 et Linux
 Synthese : Synplicity et Leonardo
 Flow Xilinx et Altera
 Formation RocketIO (2008)
 Clearcase

Déc. 1981 - Déc. 2003 : Schlumberger
Saint-Étienne
Technicien R&D puis responsable de projet (équipes de 3 à 4 personnes) :
 Concepteur de cartes et sous-ensembles électroniques :
• Conception et validation de cartes numériques pour testeurs de composants rapides :
 2003 Réalisation d’une fonction bitmap ATE à base de logique rapide et de FPGA Altera Flex 200K, total 4 cartes.

 2001 Réalisation d’une fonction scan ATE , total 2 cartes , gestionnaire de mémoire Xilinx Virtex .
 Cartes génération et acquisition de signaux rapides pour testeur de composants.
 Etude de circuits hybrides couche épaisse…
 Co-inventeur de 3 brevets internationaux

• Définition des fonctions.
 Définition en partenariat étroit avec la filiale US.
 Simulation fonctionnelle (NCverilog, NCsim, …) au niveau composant puis instrument.
 Saisie des schémas et relation avec l’équipe PCB.
 Réalisation de la documentation.
 Validations des fonctions critiques sur prototype, caractérisation des composants clés.
 Validation sur le testeur, écriture de programmes de test en C, Pascal ou XTOS

 Designer d’ASIC :
• Conception d’ ASIC rapides pour testeurs de composants .
 Participation à la définition haut niveau, et aux choix technologiques.
 Documentation et choix du fondeur.
 Schémas, simulations, vérifications, contacts étroits avec le fondeur.
 Validation sur carte prototype, utilisation de scripts en C, python.
 Suivi en phase d’industrialisation.
 Résolution des problèmes, support aux équipes software.

• 1999 Asic Cmos 0.25Micron Lucent 200K ( outils Synopsys Design Compiler & PrimeTime)

• 1995 Asic Asga 0.6Micron Vitesse FX 100K custom ( outils Vitesse & LASAR)

• 1989 Asic ECL 5000 1.5Micron NS

• 1985 Asic ECL Ace 900 RTC

 Responsable de projet :
• Maître d’œuvre dans la définition du projet au niveau système, mais également participation active à sa réalisation et au suivi en production.
 Planning, revues , contacts clients et fournisseurs.
 Documentation .
 Suivi du projet (3 à 4 personnes)

Environnement technique :
 Verilog et NCverilog,
 Station Unix
 Synthèse : Synplicity et Leonardo
 Outils ASIC, Synopsys …
 Formation Cadence Allegro

Oct. 1980- Nov. 1981 :
Creusot-Loire
Saint_Étienne
Maintenance en électricité industrielle
- Maintenance de matériels électriques et électroniques lourds en atelier et sur site.
- Optimisation des procédures d’intervention.

Voir le profil complet de ce freelance