Fraidy - Integrated Circuit Designer /Verilog-VHDL

Expérience professionnelle

- Consultant (Maitre-Assistant) à l’université Marien Ngouabi (Congo Brazzaville) : Depuis octobre 2019
- Enseignement à l’École Nationale Polytechnique Nationale (ENSP) des cours sur les systèmes numériques et
analogiques : Systèmes logiques, traitement du signal, Architecture des ordinateurs,
- Consultant/ Expert en conception de circuit neuronal : Mission de consultant chez COGITO Instruments (Genève -
Suisse) : décembre 2019 à Juin 2021
- Développement d’un circuit intégré neuronal basé sur l’algorithme RCE pour l’apprentissage automatique des systèmes
intelligents

EN SECURITE DES SYSTEMES EMBARQUES
- Consultant Expert en conception de Circuits Intégrés au sein du laboratoire TIMA : Septembre 2015 à septembre 2017
- Conception des processeurs robustes pour la haute fiabilité et la base consommation pour des applications spatiales
- Intégration dans LEON3 des techniques de durcissement développées dans le groupe RIS du laboratoire TIMA.
- Prototypa rapide sur FPGA de LEON3
- Conception et fabrication du circuit en CMOS28FPSOI de ST Microelectronics
- Test et caractérisation

Consultant en sécurité
de mars 2014 à juin 2015
Mission de consultant en sécurité chez TIEMPO.
- Mission d’accompagnement de la société TIEMPO dans un processus de certification critères communs (CC) et EMVCo. Cette mission inclut :
o La rédaction des documents CC : Security Target, Guidances, documents de développement (ADV).
o Le suivi des évaluations avec le CESTI-LETI.
o La spécification des protections matérielles et logicielles.
o La spécification et la rédaction des procédures de sécurité des réseaux et du site


Manager en sécurité des produits sécurisés de la société TIEMPO.
De janvier 2013 à mars 2014
- Responsable du processus de certification critères communs (CC) et EMVCo des circuits intégrés de la société TIEMPO. Cela inclut :
o La spécification, la conception et la qualification des processeurs (16-32 bits) et coprocesseurs (DES, AES, RSA) sécurisés.
o La spécification et la sécurisation matérielle et logicielle des circuits intégrés.
o La spécification et la sécurisation de l’environnement de conception : application des normes ISO9001, ISO27001, et ISO15408.
o La coordination de toutes les actions liées à la sécurisation des produits de la société.

Ingénieur-Architecte des circuits intégrés Asynchrones et synchrones.
De décembre 2007 à décembre 2013 :
- Spécification d’un banc de caractérisation DPA.
- Spécification et conception d’un crypto-processeur symétrique DES (triple DES) sécurisée.
- Conception d’une carte de test basée sur FPGA pour valider un circuit intégrant quatre cœurs de DES sécurisés.
- Spécification et conception d’un crypto-processeur symétrique AES sécurisée.
- Spécification et conception d’un crypto-processeur asymétrique RSA (utilisation de l’approche de Montgomery) et
ECC (dans GF(p).
- Spécification et conception de TRNG (True Random Number Generator) en exploitant les anneaux asynchrones.
- Spécification et conception d’un circuit microprocesseur asynchrone 16-bit (TAM16).
- Spécification et conception d’un circuit microcontrôleur sécurisé (contre les attaques matérielles) 16-bit
(TEAM16S) intégrant un coprocesseur DES et un TRNG.
- Publication d’un brevet sur l’insertion de délais dans les systèmes asynchrones insensibles aux délais.

EN BUSINESS DEVELOPPEMENT


Consultant en Marketing stratégique
de Avril 2014 à nos jours
Mission de consultant en Marketing & stratégie d’entreprise.
- INSG-CG : Institut de Sondage du Congo (Brazzaville)
o Gérant de la société
o Accompagnement à la Création de l’institut
o Mise en place d’une stratégie de développement de l’institut
o Mise en place d’une stratégie marketing de communication
o Prospection et gestion des clients

- AIRTECH-CG : Société de génie climatique au Congo (Brazzaville)
o Mise en place d’une stratégie marketing de communication : brochure, site, gestion des mails.
o Prospection et gestion des clients.
o Consultant technique sur des projets

- Directeur adjoint à la stratégique techniquE
d’octobre 2017 à décembre 2018
En charge du marketing et de la communication.
- DOLPHIN INTEGRATION (Meylan - France) :
o Analyse et mise en place d’une stratégie de développement et promotion du RISC-V
o Étude/analyse et définition des marchés (IPs)
o Stratégie de pénétration des marchés (IPs)
o Marketing promotionnel : web marketing, marketing digital
o Pilotage du plan annuel de communication
o Gestion des communiqués de presse, des collatéraux et du budget de la communication
o Coordination des campagnes de communication sur les produits et participation aux événements
o Evaluation et suivi des KPIs
o Recherche et prospection de leads et prospects
o Développement au sein de l’entreprise d’une forte culture d’innovation axée sur la clientèle

- ALSUN (Suisse)
avril - novembre 2015
Étude de marché et stratégie d’entreprise dans domaine de l’aménagement

EN RECHERCHE & ENSEIGNEMENT
- Institut Polytechnique de Grenoble INPG – De décembre 2007 à nos jours : Enseignant vacataire au cycle préparatoire
Polytechnique (CPP) de l’INPG : cours introductif sur l’électronique numérique en 2ième année (TP-FPGA).
- Université Joseph Fourier UJF – De septembre 2014 à nos jours : Enseignant vacataire
- En Master 2 professionnel et en 2ième : Cours Travaux Dirigés et Travaux Pratiques en VHDL (FPGA)
- En Licence Science et Technologies : cours introductif sur l’électronique (TP-FPGA).
- Laboratoire TIMA – De septembre 2006 à décembre 2007 : Post-Doctorant
- Spécification et conception d’un circuit crypto-processeur Quadri-DES sécurisés.
- Mise en place du transfert technologique des résultats du laboratoire pour la création de la société TIEMPO.
- ENSERG (École National Supérieure d’électronique et de Radiofréquence de Grenoble) – De septembre 2005 à septembre

2006 :
ATER - Attaché Temporaire d’Enseignement et de Recherche
Pour un total de 192h équivalent TD. J’ai effectué des séances de TP en 2ème/3ème année de l’ENSERG, 2ème année de Télécom et en Master 2 Pro de Conception de Systèmes Intégrés Numériques et Analogiques (CSINA) sur les méthodologies et outils de conception, les langages de description matériel et sur les systèmes de Cosimulation SytèmeC-VHDL.


EXPERIENCES DANS LE DOMAINE DE LA RECHERCHE CONTRATUELLE

- Participation en tant responsable de la sécurité des produits Tiempo au projet ASTEC : Asynchronous technology and components for ultra-low power and secured embedded systems. Septembre 2008 à décembre 2011.
Dans ce projet, j’étais en charge de l’évaluation par le laboratoire CESTI-LETI de la sécurité des circuits de Tiempo.
- Participation en tant que chercheur au laboratoire TIMA à différents projets de recherche et développement contractuels avec des partenaires industrielles :
- RESilient Integrated SysTems (RESIST) de 2014 à fin 2017. L’objectif est de proposer des nouvelles approches de conception des systèmes embarqués fiables et robustes pour les prochaines générations des circuits embarqués dans l’automobile et l’avionique. Les partenaires industriels sont Stmicroelectronics, iRroc et Atmel.
- Projet européen IST - G3CARD (Generation 3 Smart Card) : janvier 2000 à décembre 2002 avec comme principal partenaire industriel GemAlto (ex Gemplus). L’objectif était de concevoir des cartes à puce de 3ème génération exploitant les propriétés de la logique asynchrone pour la sécurité et la faible consommation.
- Projet MEDEA + ********: Enhanced Smartcard Platform for Accessing Securely Services of the

janvier 2001 – décembre 2004
Information Society avec comme principal partenaire industriel STMicroelectronics.
L’objectif était la mise en place de nouvelles plateformes de systèmes embarqués sécurisés.
- Projet de recherche avec le Secrétariat Général de la Défense Nationale, Direction Centrale de la Sécurité des
Systèmes d’Information (SGDN/DCSSI) sur la conception d’un circuit AES sécurisé en technologie asynchrone.

Janvier 2003 à décembre 2005.
- Projet RNRT – DURACELL : DURcissement aux Attaques par faute de CELLules pour circuits sécuritaires.

Décembre 2002 à décembre 2005
avec comme principal partenaire industriel GemAlto (ex Gemplus).
L’objectif était l’évaluation de la logique asynchrone face à des attaques par injection de fautes.
Suite à ma participation à ces différents projets de recherche, j’ai spécifié et conçu 6 prototypes de circuits intégrés aussi bien en logique synchrone qu’en logique asynchrone.
- Conception d’une unité de Multiplication et de Division (MDU) pour le processeur MIPS4ks.
- Conception de 3 crypto-processeurs DES asynchrone : un de référence, un de faible consommation et le dernier pour la sécurité.
- Conception de 2 crypto-processeurs AES-128 asynchrone : faible consommation et sécurité.
- Durcissement d’un Processeur 32-bit LEON-3.