Khadija - Développeur C

EXPERIENCES PROFESSIONNELLES

Mars 2019 - Juillet 2019 Ingénieur Electronique : laboratoire LIRMM-Montpellier
(En collaboration avec NXP Semiconductors)
Génération de signaux RF ZigBee à partir des ressources digitales
 Développer un algorithme permettant de reproduire la modulation utilisée en ZigBee (modulation de phase
de type OQPSK.) depuis un signal carré de fréquence inférieure.
 Evaluer les performances (EVM, puissance…) de la solution proposée en fonction de divers paramètres
(Fréquence d’échantillonnage, bande passante du filtre…).
 Réduction du cout du test des circuits RF notamment pour des circuits RF dédiés à l’internet des objets
(IoT) tels que les transceivers ZigBee.

Janvier 2019-Février 2019 Ingénieur Electronique : Laboratoire LIRMM-Montpellier
Génération de signaux RF ZigBee à partir des ressources digitales
 Etude des différents types de modulation de phase (BPSK, QPSK, OQPSK…).
 Apprentissage du langage Matlab et de réalisation sur Simulink.
 Connaitre le protocole de ZigBee.
 Etudier la possibilité de générer des signaux radio ZigBee à 2.4GHz en utilisant des ressources numériques
sous MATLAB.

Octobre 2018-Décembre 2018 Ingénieur Software : Université de Montpellier
Programmation en C++ d’un simulateur logique de circuits digitaux
 Création d’une Algorithme de Dijkstra récupérer les données du circuit « fichier Verilog »
 Programmation en C++ des portes logique et création des matrices de nœuds.
 Vérification et validation des tests sur le simulateur.

Octobre2018-Décembre2018 Ingénieur Hardware : Université de Montpellier
Implémentation en VHDL de l’algorithme PRESENT
 Analyse du cahier de charge
 Développement des différents blocs sous ModelSim
 Réalisation des tests sur les différentes fonctions de chiffrement par bloc
 Liaisons entre les blocs

Octobre2018-Décembre2018 Ingénieur Systèmes Embarqué : Université de Montpellier
Implémentation d’un accélérateur de calcul dans un CPU PLASMA:
 Définition et familiarisation avec les outils : ISE Xilinx, Cygwin, hyperterminal.
 Programmation d’un simple additionneur Bloc en VHDL.
 Routage du bloc avec le CPU PLASMA.
 Codage en langage C d’un filtre FIR.
 Implémentation sur une carte FPGA « Xilinx Spartan 3E ».

Juillet 2018-Aout2018 Ingénieur Hardware : Centre de Recherche en Numérique de Sfax
Implémentation sur un kit FPGA (Altera)
 Apprentissage du langage de description VHDL (ModelSim).
 Implémentation de modules pour une application domotique sur un kit FPGA

Mars2018-Mai2018 Ingénieur Conception Electronique : Ecole Nationale d’Ingénieurs de
Sfax (ENIS)
Réalisation et conception d’un système d’incendie
 Conception de circuit imprime sur Eagle
 Programmation C de microcontrôleur 16f877
 Choix des composantes de circuit