Ayman - Consultant VHDL
Ref : 170421R001-
5000 MONASTIR (Tunisie)
-
Consultant, Développeur (38 ans)
-
Freelance
Expérience professionnelle
Ingénieur FPGA Sénior / Project Leader
HCELL-engineering
Mars 2013 – Aujourd’hui Sousse, Tunisie
Projets DO-254: Planification, organisation et gestion des ressources et
des taches.
Fournir un support technique afin d’assurer le respect de la conformité
des plans, des spécifications et des standards.
Design et vérification Hardware et élaboration de la documentation.
Développement Software pour les tests de vérification et validation.
Projets:
Analyse et contrôle des sources d’alimentation d’un ensemble de
serveurs de données par FPGAs: Design et vérification de 3 FPGAs
utilisant la technologie Spartan6 de Xilinx (Analyse de l’état des
sources triphasés à travers la vérification des valeurs numérisées).
Projet d’une interface tactile de tableau de bord: Design et vérification
virtuelle et physique des composants suivants en utilisant la
technologie StratixV comme première étape puis une migration vers la
technologie Arria10 d’Altera:
o Contrôleur de mémoire MRAM communicant avec une
interface SPI double mode Quad / Simple (EVERSPIN
MR20H40/MR25H40 et MR10Q010).
o Contrôleur mémoire “Serial Flash NOR” (SPANSION S25FS-S
Family).
o Contrôleur mémoire DDR3 intégrant un module de détection
et de correction des erreurs "Reed Solomon Coding" (8Gb
DDR3 micron memory: x16 TwinDie DDR3L SDRAM / 2Gb x4,
x8, x16 DDR3 SDRAM MT41J512Mx).
o Processeur NIOS II Génération 2 (version personnalisée).
Mise à jour du processeur NIOS II Génération 2 (D$, MPU, MMU et
ECC) et réalisation de sa vérification virtuelle et physique.
Chef d’équipe Vérification et Validation (V&V TEAM LEADER)
HCELL-engineering
Juin 2011 – Février 2013 Sousse, Tunisie
Fournir un support technique.
Développement (Design et vérification Hardware et Software).
Rédaction des documents pour chaque phase du cycle en V pour la
vérification des circuits programmables (plan de vérification,
procédures et résultats des tests) selon la norme DO-254 DAL A.
Participer aux audits clients et aux audits des autorités de certification
FAA (Federal Aviation Administration) et EASA (European Aviation
Safety Agency).
Projets:
FPGA MVCB BRIDGE GENERIC (PROJET SILVERCREST de SNECMA): Mise
à jour du code RTL de chacun des modules du FPGA MVCB BRIDGE GENERIC et vérification du FPGA complet y compris les modules
génériques selon le standard DO-254 DAL A en utilisant la technologie
Actel (ProAsic A3P600/A3P1000).
Composant PSE LGMS (Projet AIRBUS A350 XWB, Landing Gear
Monitoring System): Migration du DAL C vers le DAL A en standard DO-
254 pour tous le processus de design et de vérification du composant
PSE LGMS en utilisant la technologie Actel (ProASIC A3P600).
Ingénieur Design and vérification Hardware
HCELL-engineering
Jan 2010 - Mai 2011 Sousse, Tunisie
Développer des codes en langage VHDL à implémenter sur FPGA
(Modules, IPs, Bus de données, protocoles de communication) dans le
domaine avionique suivant la norme RTCA/DO-254 DAL A et selon les
cahiers de charge des clients.
Développer des environnements de vérification automatisés en
utilisant les langages de programmation VHDL, C/C++ et TCL/TK script.
Rédiger les documents de chaque phase du cycle en V du design et de
vérification des cartes électroniques numériques à base d’FPGA.
Réaliser toutes les phases de vérification et de validation y compris
l’analyse timing STA, les tests de robustesse et la couverture du code
jusqu’à la capture des résultats.
Préparer, lancer et documenter les tests sur cible « Test physique ».
Projets:
Projet LJ200 LEARJET/LJ85 de SAGEM Défense (De la spécification
jusqu’à la certification du projet selon le standard DO-254): Design et
vérification de 5 FPGAs à implémenter dans le calculateur LGBSCU
(Landing Gear Breaking System Control Unit) de l’avion LEARJET/LJ85
selon le standard DO-254 DAL A en utilisant la technologie Actel
(ProASIC A3P600).
QUALIFICATIONS
Certification "Expert VHDL Dulos-Paris"
OFFICE NETWORK PORT-ROYAL PARIS France.
Mai 2011 Paris, France.
Certification "Project Management"
HOTEL KHALAF Sousse Tunisie (Organiser par
l’UTICA-TUNISIE).
Mars 2012 Sousse, Tunisie.
Certification "LEADERSHIP"
TECHNOPOLE Sousse Tunisie (Organiser par
Cluster).
Mai 2015 Sousse, Tunisie.
Diplôme d’ingénieur.
Génie Electrique/ Spécialité Électronique et
nouvelles technologies (ENT).
École Nationale d’Ingénieur de Sfax "ENIS".
Langages de programmation: VHDL/Verilog,
C/C++, Assembler, Script Tcl.
FPGA: Actel ProASIC3 A3P600 / A3P1000,
ALTERA STRATIX V/ARRIA 10, XLINX SPARTAN6.
Microcontrôleur: MPC5566.
Protocoles: ARINC429 RX/TX, SPI Master/Slave,
SDA RX/TX, APB, EBI, CPXD (Common Pressure
Transducer), Avalon MM, Avalon ST, AFI, UART,
I2C.
Modules: DAC, ADC, GPIO (General purpose
Inputs Outputs), RTC (Real Time Clock),
Sync/Async FIFOs, RAM, ROM, Watchdog, WFM
(Weight Flow Meter), PMA (Permanent Magnet
Alternator), DDR3 SDRAM Controller (ATERA),
Coder / Decoder Reed Solomon, MRAM
memory controller, Serial Flash NOR memory
controller, Nios II processor.
Matériels: Analyseur logique, Oscilloscopes numérique, Etuve réglable de température, Kit
Stratix V, Kit Arria 10.
Bureautique: Microsoft Office.
Electronique numérique: Modelsim /
QuestaSim, Quartus II / Qsys / Eclipse for NIOS
II (Altera), ISE (Xilinx) Libero (Actel) Sinplify Pro,
Labview, HDL Designer (customized version),
Flash Pro 3 Programmer.
Electronique analogique: PSpice, Eagle, Tanner,
Allegro Physical Viewer.
Gestion de configuration: CVS, FileZilla,
bugzilla, Reqtify, Doxygen.
Informatique: Matlab-sumilink, Microsoft
Visual Studio, Freescale CodeWarrior, Tera
Term, WinIDEA.