Khalid - Chef de projet EXCEL
Ref : 130605A001-
100001 SALE (Maroc)
-
Chef de projet, Ingénieur de production (47 ans)
-
Freelance
Expérience professionnelle
Depuis Juillet 2007 chez MU-Electronics:
• Layout Analog IC, vérification DRC/LVS/Antenna, physique des composant CMOS, Expérience en Cadence Virtuoso Layout Editor, connaissance au différent technique du Layout Analog , réalisation des custom layout IPs.
• Cadence Allegro SiP / CDNSIP / APD, application processor, flip-chip with high IO count, copper pillar bumping.
Pour STERICSSON:
- Assignement des Bumps et des Balls.
- Routage des différentes interfaces (CSI, DSI, EDP, LLI, GPIO’s) par constraint manager.
Pour PRIMACHIP:
- Travailler sur layout d’un Amplificateur Audio Class D avec sigma delta modulators.
- Fait le layout d’un: ADC, Op-amps différentielle, BIAS, Band Gap, VCO, LDO et DLL.
Pour FREESCALE:
- Travailler sur les circuits pour des produits Wireless, automotive and RF.
- Realisations des Pad ring cells (I/O ring) (Floor planning, Placement, routing and DRC/LVS ckecks).
- Team leader des projets layouts pour des produits automotive avec la technologie Smartmos08W des blocs: (top_Failsafe, top_bg2_status, top_clock, por_kl30b, vrm_top).
- Team leader des projets layout pour des produits Wireless avec la technologie Smartmos10W sur le site de Freescale à Toulouse des blocs:
(Axis_WLED_CurrentSource_Top, Axis_TOP_LED_DRIVERS, TOP_VOTG, TOP_BKLT, TOP_VYMAX, TOP_SERIALDRIVER).
Depuis Janvier jusqu’à Juillet 2007 chez STMicroelectronics:
- Réalisation du LAYOUT d’un CAB_TOP du produit VL310, VS525 et VS555 pour les cameras mobile phone.
- RBA0030 et RBA0031 : Deux versions d’un test-chips pour VL5510 avec le technologie HCMOS90nm et génération des Sealring, MASK PATTERN et DUMMIES.
- RBA003_PADRING : Placement et routage des I/Os Lib pour le produit VL5510.
- Bonding du package : des I/Os au lead assign sur ICPACK tools.
Depuis Octobre/2003 jusqu’à Decembre 2006 chez CDD (center of Design and Development)
• Layout Analog IC, vérification DRC/LVS/Antenna, physique des composant CMOS, Expérience en Cadence Virtuoso Layout Editor, connaissance au différent technique du Layout Analog , réalisation des custom layout IPs.
Pour TEXAS INSTRUMENT :
- Team leader des projets layout du:
- Triton 1 : Le layout du BCI (Battery Charge Interface) PG2.0 et PG3.0 avec la technologie 0.7um.
- Triton2 : Le layout du BCI (Battery Charge Interface) avec la technologie 0.35um.
- BBCHG: Le layout du BBC (Backup Battery Charger) avec la technologie 0.35um.
- USB CARKIT, AUDANA (right/left), WLED_CORE, THERMISTORS avec la technologie 0.35um.
- Floorplan et routage du Chips pour les projets Triton (EC/LC).
- Floorplan et routage des I/O ring pour les projets Triton (EC/LC).
- Layout des transistors de la puissance pour les régulateurs: LDO, DC/DC Buck/Boost converters et pour l’amplificateur audio class D.
- Realiser le layout d’un Amplificateur Audio Class D avec PWM modulators.
- Faire le layout d’un: ADC, Op-amps différentielle, BIAS, Band Gap, VCO, LDO, and DLL.
Depuis Janvier jusqu’à Juillet 2007 chez STMicroelectronics:
- Réalisation du LAYOUT d’un CAB_TOP du produit VL310, VS525 et VS555 pour les cameras mobile phone.
- RBA0030 et RBA0031 : Deux versions d’un test-chips pour VL5510 avec le technologie HCMOS90nm et génération des Sealring, MASK PATTERN et DUMMIES.
- RBA003_PADRING : Placement et routage des I/Os Lib pour le produit VL5510.
- Bonding du package : des I/Os au lead assign sur ICPACK tools.
Depuis Octobre/2003 jusqu’à Decembre 2006 chez CDD (center of Design and Development)
• Layout Analog IC, vérification DRC/LVS/Antenna, physique des composant CMOS, Expérience en Cadence Virtuoso Layout Editor, connaissance au différent technique du Layout Analog , réalisation des custom layout IPs.
Pour TEXAS INSTRUMENT :
- Team leader des projets layout du:
- Triton 1 : Le layout du BCI (Battery Charge Interface) PG2.0 et PG3.0 avec la technologie 0.7um.
- Triton2 : Le layout du BCI (Battery Charge Interface) avec la technologie 0.35um.
- BBCHG: Le layout du BBC (Backup Battery Charger) avec la technologie 0.35um.
- USB CARKIT, AUDANA (right/left), WLED_CORE, THERMISTORS avec la technologie 0.35um.
- Floorplan et routage du Chips pour les projets Triton (EC/LC).
- Floorplan et routage des I/O ring pour les projets Triton (EC/LC).
- Layout des transistors de la puissance pour les régulateurs: LDO, DC/DC Buck/Boost converters et pour l’amplificateur audio class D.
- Realiser le layout d’un Amplificateur Audio Class D avec PWM modulators.
- Faire le layout d’un: ADC, Op-amps différentielle, BIAS, Band Gap, VCO, LDO, and DLL.
Depuis Janvier jusqu’à Juillet 2007 chez STMicroelectronics:
- Réalisation du LAYOUT d’un CAB_TOP du produit VL310, VS525 et VS555 pour les cameras mobile phone.
- RBA0030 et RBA0031 : Deux versions d’un test-chips pour VL5510 avec le technologie HCMOS90nm et génération des Sealring, MASK PATTERN et DUMMIES.
- RBA003_PADRING : Placement et routage des I/Os Lib pour le produit VL5510.
- Bonding du package : des I/Os au lead assign sur ICPACK tools.
Depuis Octobre/2003 jusqu’à Decembre 2006 chez CDD (center of Design and Development)
• Layout Analog IC, vérification DRC/LVS/Antenna, physique des composant CMOS, Expérience en Cadence Virtuoso Layout Editor, connaissance au différent technique du Layout Analog , réalisation des custom layout IPs.
Pour TEXAS INSTRUMENT :
- Team leader des projets layout du:
- Triton 1 : Le layout du BCI (Battery Charge Interface) PG2.0 et PG3.0 avec la technologie 0.7um.
- Triton2 : Le layout du BCI (Battery Charge Interface) avec la technologie 0.35um.
- BBCHG: Le layout du BBC (Backup Battery Charger) avec la technologie 0.35um.
- USB CARKIT, AUDANA (right/left), WLED_CORE, THERMISTORS avec la technologie 0.35um.
- Floorplan et routage du Chips pour les projets Triton (EC/LC).
- Floorplan et routage des I/O ring pour les projets Triton (EC/LC).
- Layout des transistors de la puissance pour les régulateurs: LDO, DC/DC Buck/Boost converters et pour l’amplificateur audio class D.
- Realiser le layout d’un Amplificateur Audio Class D avec PWM modulators.
- Faire le layout d’un: ADC, Op-amps différentielle, BIAS, Band Gap, VCO, LDO, and DLL.
Formation
2011-2013 : MASTER Spécialisé en Micro-électronique (Faculté des sciences) FES (Bac+5).
2000-2003 : MAITRISE en Physique (Faculté des sciences) FES (Bac+4).
1996-2000 : DEUG en Physiques et Chimie (Faculté des sciences) FES (Bac+2).
1995-1996 : Baccalauréat en sciences Expérimentales (lycée My Slimane) FES.
INFORMATIQUE:
- Langages de programmations : C Standard, C embarqué, java, VHDL, MATLAB.
- Système d’exploitation : Linux Mandriva, Vista, Windows.
- Réseau informatique, Bureautique : Microsoft office (Pack office 2007, Outlook).
MICROELECTRONIQUE:
CADENCE:
- Conception : Schematic, virtuoso, virtuoso XL, Cadence Allegro SiP / CDNSIP / APD,
- Vérification : Chameleon, Diva, Asura and Calibre.
- Simulation : Analogue Environnement (Spice).
- Bonding : ICPACK Tools.
SYMETRIX :
- Edition Schéma et Simulation.
TECHNOLOGIES : 0.7um, 0.35um, 0.18um, 90nm, 65nm.