Education :
2003 – 2006 ESIEE – Paris: Diplôme d’Ingénieur, spécialisation en System-On-Chip design sur le site de Sophia-Antipolis.
Principales sujets: électronique, programmation informatique, réseaux et télécommunication, microélectronique, System-On-Chip design.
2000 – 2003 ESTE – Paris: Formation du groupe ESIEE Paris en 3 ans aboutissant à un diplôme de technologue en électronique. Spécialisation en microélectronique.
Principales sujets: mathématique, programmation informatique, électronique numérique, microélectronique.
LANGAGES
Français Langue maternelle
Anglais Courant
COMPETENCES
Langages
C/C++, VHDL, SystemC, Verilog (notions), Perl, Perl-TK, tcl (notions)
TECHNIQUES
Software
- Modelsim/NCsim
- Spyglass
– Synopsis Design Compiler
– FPGA Flow XILINX ISE et Xilinx Platform Studio
20 jours de training avancé chez MVD Training
Novembre 2010 – Février 2011 Ingénieur Design ASIC & FPGA:
DibCom Palaiseau
DibCom conçoit des ASIC pour la réception de la TV numérique (DVB-T, ISDB-T, CMMB...)
- Vérification d'ASIC pour la réception de la TV numérique : développement de test en C++, développement de driver bas niveau et de firmware en C/C++.
- Prototypage et validation d'ASIC sur FPGA (Xilinx Virtex-5)
Décembre 2007 – Novembre 2010 Ingénieur en microélectronique: RTL Design et intégration :
STERICSSON Paris
Membre de l’équipe “IP design et Intégration” chez STEricsson Paris dans l’unité
“Wireless Mobile MultiMedia” spécialisée dans la conception de puce pour la téléphonie mobile.
- Intégration d’IPs dans des baseband 2.5G/3G.
- Design du contrôleur système qui génère et distribue toutes les horloges et resets à l’intérieur de la puce.
Exemples de taches effectuées :
- Intégration des sous-systèmes CPU ARM, des contrôleurs de mémoire cache et de diverses IP standards présentes dans un System-On-Chip (UART, SPI,…).
- Maitrise du flot d’intégration :
o Analyse Spyglass (qualité du code, Clock rules, DFT rules...)
o Synthèse sous Design Compiler
o Insertion DFT et vérification du taux de couverture ATPG
(DFT Design Compiler, Tetramax)
- Ecriture des spécifications de design et des guide utilisateurs pour les ingénieurs intégration et verification, Revue des spécifications d’horloges et de resets de différents baseband avec les ingénieurs systèmes.
- Mise en place d’un environnement de simulation RTL et verification du contrôleur système pour valider son fonctionnement.
- Support pour l’équipe intégration Top-level pour intégrer les contrôleurs systèmes dans les System-On-Chip.
- Etroite collaboration avec les ingénieurs systèmes/Architectes, STA et DFT. Organisation de workshop sur la gestion des horloges et resets pour les projets en développement.
Octobre 2006 – Décembre 2007 Ingénieur consultant en microélectronique, Mission chez Texas Instruments :
ALTRAN Sophia Antipolis
Membre de groupe « System-DFT » (25 personnes) dans l’unité « Wireless Technology », équipe Return Material Report (RMR). Le but de l’équipe RMR est de réaliser du support client sur le retour des puces défectueuses pour la téléphonie mobile (baseband 2,5G-3G et processeur d’application) en analysant le défaut, en déterminant la source du problème et en développant des actions correctives comme le développement d’un test fonctionnel qui couvrira le problème pour les prochains lots de production.
Exemples de taches effectuées:
- Debug et analyse de simulation RTL et GATE de la puce.
- Mise en place et debug d’un environnement de simulation POWERAWARE (Gate)
- Utilisation de testeur en laboratoire pour analyser directement sur silicium les tests utiliser en production.
- Développement de tests fonctionnels pour améliorer le taux de couverture de la DFT et réussir à filtrer les pièces défectueuses.
- Etroite collaboration avec les ingénieurs design, architectes, ingénieur en production et les équipes de support client sur site et à l’étranger (Japon, Inde, USA).
2006 Janvier – Juillet Stage ingénieur de 7 mois: NXP Semiconductors, Sophia Antipolis
Modélisation en SystemC d’un coprocesseur multimédia pour la téléphonie mobile dans le but d’analyser le système en termes de bande passante et de latence.
Mise en place d’une méthodologie pour démarrer une activité SystemC au sein de l’équipe MultiMedia de NXP Sophia Antipolis.
2005 Mai – Août Stage ingénieur de 4 mois : NANYANG POLYTECHNIC Singapour
Développement de module pour une radio communiquant par Ultra-Wideband. Développement en VHDL d’une interface GPS et d’une interface Audio,
Simulation et implémentation d’un codec Reed-Solomon pour la correction d’erreur dans les transmissions de données.
Intégration des différents modules pour obtenir un système complet.
Implémentation sur carte FPGA (basé sur des cœurs Xilinx Spartan 2-E, Spartan 3).
2002 Mai –2003 Juin Contrat d’apprentissage de 14 Mois, Technicien en électronique: SPSI France (92)
Technicien en électronique responsable du développement s’un système de test de capteurs d’humidités. Développement d’une carte PCB et de ses programmes C/C++ qui permettent de tester rapidement un wafer de 624 capteurs.
