Formation 07/2003
Organisme: ENSI (L’Ecole Nationale des Sciences de l’Informatique)
Lieu: Manouba – Tunisie
M.D, Computer sciences engineer.
Formations complémentaires
01/2008
Organisme: SAGEM SOFTWARE & TECHNOLOGIES
Team: S35
Location: Rue de Paris, Mégrine - Ben Arous - Tunisie
ARM7 training: ARM7 architecture, pipelining, instruction sets, tips, exception vectors, processor modes, µ processor registers, etc.
10/2007
Organisme: SAGEM SOFTWARE & TECHNOLOGIES
Team: S35
Location: Rue de Paris, Mégrine - Ben Arous - Tunisie
Formation de gestion de projet - Fundamentals: resources management, communication, gestion des tâches, gestion des risques, etc.
09/2006
Organisme: STMicroelectronics
Equipe: TSCC
Lieu: Pole Technologique - El Ghazala - Ariana - Tunisie
- Formation ″DFT″ (insertion de la DFT, chaînes de ″scan″, types de pattern, modèle de fautes, classes de fautes, ″boundary″ ″scan″, taux de couverture (TC, FC), simulation de fautes, ″memory″ BIST, ″logic″ BIST, ″Burn in test″, types de tests, testabilité, ″scan″ FF, …).
03/2006
Organism: STMicroelectronics
Team: Test Solutions
Location: Crolles - Grenoble - France
- Visite au laboratoire de test (ATE).
- Formation sur le diagnostique des circuits ″VLSI″
- Formation Tetramax.
12/2005
Organisme: STMicroelectronics
Lieu: Noida - Inde
- Passation du projet de validation (QA) de ″Atrenta SpyGlass″.
03/2004
Organisme: ENPG (Ecole Nationale Polytechnique de Grenoble) - Unicad Training Center
Equipe: Test Solutions
Lieu: Grenoble - France
- Une semaine de formation VHDL.
02/2004 - 04/2004
Organisme: STMicroelectronics
Equipe: DAIS/DM&T
Lieu: Crolles – Grenoble - France
- Trois mois de formation sur le Flot digital ST : ″RTL″, simulation, librairies ST, synthèse, ″Gate level″, ″DFT″, clock tree synthesis, timing verification, Floor plan, Placement & routage, packaging.
03/2002
Organisme: Campus universitaire – FST (Faculté de Sciences de Tunis)
Lieu: Tunis
- Programmation parallèle en C/C++ avec la librairie MPI sur IBM SP2/RS 6000.
Compétences techniques Programmation: C/C++, ADA
IDE: MS VB, MS VC++, QT, CodeWarrior, Eclipse
Scripting: GNU make, Tcl/Tk
OS embarqué: Mentor Nucleus Plus, OS21, µClinux, linux
Debug: GNU ddd/gdb, insight, LAUTERBACH emulator, ARM RealView emulator
µ processeur/µ controlleur: ARM7, NXP LPC22XX, STi71xx
Langage de Description Hardware: Verilog, VHDL
EDA: Atrenta SpyGlass (sdc), Cadence CCD, Cadence NCSim, Cadence SimVision, Low Power concepts, Mentor Calibre (extraction), DFT (Diagnosis), STMicroelectronics Digital Flow, Synopsys Design Compiler, Synopsys Formality, Synopsys Primetime, Synopsys Tetramax
Parseur: GNU Bison, GNU Flex
Compilateurs/cross compilateur: GNU gcc, ARM armcc, arm-elf-gcc, sh4-gcc
Profiling: IBM Purify Plus, gprof
OS: Linux (RedHat), UNIX (HP-UX, SUN Solaris & IBM AIX)
Outils bureautique: MS Office, Open Office, MS Project, Open Project
Système de gestion de documents: MS SharePoint, CodeX
Bases de données: Oracle, PL/SQL
Méthodologies: OOD/OOP, Petri Networks, GRAFCET, Distributed programming
Compétences managériales - Gestion et suivi des ressources et des tâches
- Communication (Reporting, conf’call, réunions, minutes, briefing, …)
- Gestion et suivi des risques/actions
- Suivi des exigences et préparation de la matrice de conformité
- Planification des campagnes SQA
- Gestion et suivi des bugs (BugZilla)
- Analyse causale des bugs
- Gestion et suivi des dépendances
- Planifier et réaliser les revues (revue de lancement, revue de spécification, revue de conception, revue de code, revue de bugs, revue de libération, …)
- Pratiques Scrum (Agile) & CMMi (intégration/build continue, driven test design, mesurables projet, dashboard projet, …)
Langues - Arabe (Bilingue)
- Français (Courant)
- Anglais (Conversationnel & technique)
Centres d’intérêt
- Cinéma
- Musique
- Sports
- Technologies
Experience professionnelle 04/2010 - 06/2010
Organisme: SAGEMCOM SOFTWARE & TECHNOLOGIES
Division: ADT (Division décodeur IP)
Projet: HAL3
Lieu: Rue de Paris - Mégrine - Ben Arous - Tunisie
Chef de projet software embarqué
Mission: Monter et gérer une équipe de test des drivers HAL3.
Objectif:
- Développer les demandes de travaux et garantir la qualité software.
- Améliorer les compétences de l’équipe sur la couche driver STAPI.
Responsabilités: Pilotage projet, gestion et suivi des ressources/tâches, trace inputs/outputs, gestion et suivi des dépendances, gestion et suivi des risques, planification et suivi des revues, communication (reporting, conf’call, …), gestion et suivi des exigences client, gestion et suivi des demandes de travaux, planification et émission des demandes de travaux de validation, gestion et suivi des bugs, analyse de cause racine, planification des formations, planification des livrables, etc.
Environnement: OS21 real time OS, sh4-gcc, STi71xx µ controllers / ST40 µ processor, Microsoft SharePoint, BugZilla, SVN
07/2009 - 03/2010
Organisme: SAGEMCOM SOFTWARE & TECHNOLOGIES
Division: ADT (Division décodeur IP)
Projet: FT OS21 RC8
Lieu: Rue de Paris - Mégrine - Ben Arous - Tunisie
Chef de projet software embarqué
Mission: Maintenir quatre produits de décodeurs IP numériques pour le compte de France Telecom.
Objectif: Développer les demandes de travaux client et garantir la qualité software.
Responsabilités: Pilotage projet, gestion et suivi des ressources/tâches, trace inputs/outputs, gestion et suivi des dépendances, gestion et suivi des risques, planification et suivi des revues, communication (reporting, conf’call, …), gestion et suivi des exigences client, gestion et suivi des demandes de travaux, planification et émission des demandes de travaux de validation, gestion et suivi des bugs, analyse de cause racine, planification des formations, planification des livrables, etc.
Environnement: OS21 real time OS, sh4-gcc, STi71xx µ controllers / ST40 µ processor, Microsoft SharePoint, BugZilla, SVN
02/2007 - 06/2009
Organisme: SAGEM SOFTWARE & TECHNOLOGIES
Division: TRC (Residential Terminals & Metering)
Projet: S35
Lieu: Ezzahra - Ben Arous - Tunisie
Chef de projet software embarqué
Mission: Développer une nouvelle plateforme embarquée de compteur électrique triphasé communicant.
Objectif: Une mesure d’énergie précise pour une meilleure gestion.
Responsabilités: Montage de l’équipe, pilotage projet, leadership technique, gestion et suivi des ressources/tâches, tracer les inputs/outputs, gestion et suivi des dépendances, gestion et suivi des risques, planification et suivi des revues, communication (reporting, conf’call, …), gestion et suivi des exigences client, gestion et suivi des demandes de travaux, Planification et émission des demandes de travaux de validation, gestion et suivi des bugs, analyse de cause racine, planification des formations, planification des livrables, etc.
Environnement: Nucleus Plus real time OS, CodeWarrior IDE, LAUTERBACH debugger, ARM7TDMI-S µ processor, LPC22XX µ controllers, low level drivers (SPI, I2C, UART, FLASH, E2P, GPIO, VIC, ADC, TIMER, WATCHDOG, BOOT/BOOTLOADER, NXP SC16C752B, ANALOG DEVICES ADE7758 DSP, ST7032 LCD, RTC), interfaces (HAL, OS, LIB, MOD), Microsoft SharePoint, BugZilla, SVN
06/2005 - 01/2007
Organisme: STMicroelectronics
Division: FTM
Equipe: TSCC
Lieu: Pole technologique - La Gazelle – Tunisie
Ingénieur développement /Team leader
Mission: Mettre en place une solution de diagnostique logique (projet pilote) des circuits ″VLSI″.
Objectif: Le but de cet outil est d’apprendre et d’améliorer le rendement (″yield learning″ & ″yield enhancement″) et le processus de fabrication.
Responsabilités:
- Spécification, développement, synchronisation avec les collègues de Crolles et de Tunis, intégration, tests et validation (non-régression).
- Collaboration via ″CodeX″ : bugs, documentation (spec, User guide, RN, KPS), synchronisation/archivage du code source, base de non régression.
Motivation: Rechercher avec des méthodes déterministes les candidats (défauts potentiels), c a d, les fautes qui causent les ″fails″ électriques du circuit (die) ″VLSI″. Plusieurs modèles de fautes sont pris en charge le cas de : ″stuck-at″, ″transition″ & ″bridge″.
Solution: L’ingénieur test prépare les patterns du DUT (Design Under Test) à tester, en respectant un taux de couverture (FC) bien déterminé, qui seront ensuite traduits en programmes de test capable d’être lancés sur l’″ATE″ (Automatic Test Equipement).
Une fois le wafer qui contient les ″dice″ a été testé sur l’″ATE″ avec ces programmes de test, un ou plusieurs log files seront générés qui correspondent aux différents ″fails″ électriques trouvés sur les PO du circuit (die) seront générés.
A partir de ces log files on essaye de remonter aux sources des ″fails″ électriques, qui sont les défauts (électriques, du process de fabrication, …), avec des méthodes déterministes (Tetramax).
Ceci nous permet d’élaborer une liste des candidats potentiels pour chaque ″fail″ trouvé. Ces candidats expliquent (potentiellement) les ″fails″ trouvés pour chaque pattern qui ne passe pas. Entre autre, les patterns qui passent peuvent améliorer la qualité du diagnostique.
D’autres méthodes (random, statistiques, probabilistes, heuristiques, intelligentes (IA), …)/flows (extraction des candidats bridge avec calibre) sont à envisager afin d’améliorer l’exactitude du diagnostique.
Environnement: Tetramax (ATPG), CodeX (Project collaboration System), Subversion (Versionning System), LSF (Compute farm), GNU gcc, glibc, ld, flex, bison, gdb, ddd, make, TCL, Linux (RedHat)/Unix (SUN Solaris, HP-UX)
01/2004 - 05/2005
Organisme : STMicroelectronics
Division : R&D
Equipe : DAIS - DM&T team
Lieu : Pole technologique la Gazelle – Tunisie
Ingénieur application
Mission: Assurer la qualité des softwares de vérification de contrainte timing.
Objectif: Rendre l’outil de vérification de contrainte timing (″Atrenta SpyGlass″) production (qualifié) pour qu’il soit intégré dans le flot du design digital ST.
Responsabilités:
- Construire un environnement de non régression pour les contraintes timing des circuits digitaux.
- Vérifier la bonne implémentation des règles de timing.
- Low Power verification.
- DP (Design Package) management.
- Flow Front-End digital (RTL, simulation, synthesis, Gate level, DFT, …)
Solution : Assurer la validation des différentes versions de l’outil ″Atrenta SpyGlass″ selon des tests de non régression massifs.
Environnement: Design Compiler, SimVision, Primetime, SpyGlass, DFTKit, Linux (RedHat)/Unix (SUN Solaris).
01/2003 - 08/2003
Organisme: GIC
Equipe: Gestion de production.
Lieu: Ben Arous – Tunisie
Ingénieur développement
Mission : Développer un outil de gestion de production par la méthode de ″Kanban″. L’outil permet la gestion automatique de la production d’une entreprise de fabrication de chaussures.
Objectif : Améliorer et automatiser une solution de gestion de production pour notre client.
Responsabilités :
- Concevoir et mettre en œuvre la base de données relationnelle nécessaire.
- Développer/tester/valider une partie du soft.
- Préparation de l’install, installer le soft + BD & support du client.
Environnement: Seagate Crystal report (reporting), VB 6.0 (GUI), Oracle 8i (DB), SourceSafe (versioning), Windows 2000.
